设为首页收藏本站

52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 华为verilog约束

返回列表发新帖回复

查看: 1080|回复: 2

[IC设计资料] 华为verilog约束

发表于 2008-5-16 21:41:40 | 显示全部楼层 |阅读模式

rt
【文件名】:08516@52RD_HuaWei Verilog 约束1.pdf
【格　式】:pdf
【大　小】:201K
【简　介】:
【目　录】:

华为verilog约束

回复

使用道具举报

发表于 2008-5-19 20:26:41 | 显示全部楼层

非常感謝大大的分享, 有機會多多分享喔!!!!

点评回复 

使用道具举报

发表于 2008-7-6 13:46:57 | 显示全部楼层

[em01][em01]

点评回复 

使用道具举报

返回列表发新帖回复

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 06:34 , Processed in 0.045375 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表