如何用PCB布线对150M时钟产生1ns延迟？

gongqin1984 · 发表于 2008-4-27 19:50:14

我计算了一下，如果ＦＲ４上长为６in的互连线中传输信号时，时延约为1ns
也就是15.4cm的信号线。
那样要蛇形走线，其他的需不需要考虑？怎么考虑？

gongqin1984 · 发表于 2008-4-27 19:57:26

补充一下，150M是5V有源晶振发出的信号

f86h · 发表于 2008-4-28 09:04:27

通过改变介质材料来改变信号的传输速度，你需要小一些的信号速度，使用带状线，或者加大周围材料的介电常熟！
或者加一个3PF的电容。
或者串接两个非门来延时！

gongqin1984 · 发表于 2008-4-28 14:38:55

以下是引用f86h在2008-4-28 9:04:27的发言：
通过改变介质材料来改变信号的传输速度，你需要小一些的信号速度，使用带状线，或者加大周围材料的介电常熟！
或者加一个3PF的电容。
或者串接两个非门来延时！

我打算延迟150M时钟1ns，双层板布线如果下面是地平面，那么应该属于微带线，加3pF电容是什么意思？请指教
窜接两个非门延迟应该能够延迟20ns吧，不止1ns吧。
谢谢你的意见

f86h · 发表于 2008-4-29 08:55:35

加3PF的电容不仅会使时钟信号的上升沿变缓，而且也会使延迟时间增加！
两层PCB控制这么细的参数，有难度吧？

gongqin1984 · 发表于 2008-4-29 17:35:41

以下是引用f86h在2008-4-29 8:55:35的发言：
加3PF的电容不仅会使时钟信号的上升沿变缓，而且也会使延迟时间增加！
两层PCB控制这么细的参数，有难度吧？

这个方法我没有尝试过，决定做一下看看，先把原理清楚一下。
我先说一下我最终的目的：
这个其实是打算做个cpld计数电路，用比较低的时钟通过多次延迟达到高频计数的效果，具体就是延迟时钟然后分别计数，最后把数值相加平均，这样可以提高计数精度。
在实际应用中有多种方法可以达到高频计数的目的，这个方法我打算做一下。

能不能仔细说一下加电容能延迟的理由？谢谢。

		自动登录	找回密码
密码			注册

[讨论] 如何用PCB布线对150M时钟产生1ns延迟？