[FPGA资料] 菜鸟求助

发表于 2008-4-12 17:36:25 | 显示全部楼层 |阅读模式

在用 ISE综合时遇到的问题，不知道怎么解决
"D:/My Documents/Xilinx/my_object/examle/stop_watch/stop_watch.ngr" line 0 duplicate design unit: 'Module|stop_watch'

GMT+8, 2024-9-30 10:15 , Processed in 0.042599 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

		自动登录	找回密码
密码			注册

[FPGA资料] 菜鸟 求助