设为首页收藏本站

52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › FPGA的上电复位？

返回列表发新帖回复

查看: 779|回复: 1

[讨论] FPGA的上电复位？

发表于 2008-1-14 13:34:54 | 显示全部楼层 |阅读模式

我需要用状态机，可是需要上电复位才能确定状态机的初始状态，请教如何实现对FPGA的上电复位？？！！谢谢！！

回复

使用道具举报

发表于 2008-1-22 20:45:25 | 显示全部楼层

上拉电阻接在引脚上,,以低电平为复位信号深入.目的达到!

点评回复 

使用道具举报

返回列表发新帖回复

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-30 08:26 , Processed in 0.046710 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表