请教:关于时钟线的割地

mickeywc

见到有些参考设计中,时钟线的上下两层,沿着线被割掉了,请教这样做的目的和作用,谢谢![em08]

mickeywc

怎么没人回答啊?都不知道还是没见过这样啊?[em03][em03]

zhqwang99

我没见过这种情况，但是我的理解：这样时钟信号回路只能是顺着信号上下的地走，不会干扰其他信号。

aquasnake

寄生电容影响到了load capacity,所以挖空一层使得与地之间的间距增大.减少耦合电容,但如果走线合理是可以避免这种情况的

1.CLK尽量短小
2.单CLK线加匹配串联电阻减少信号反射
3.双CLK(CLK_I,CLK_O)如果走线较长则应走差分
4.用TCXO效果要远好与无源晶体(对于频率敏感度高的器件,如RF Transceiver)

dBm

防止其他noise 影响时钟信号，干扰正常工作。