chenyaominvip 发表于 2020-10-28 15:11:32

Clock desense问题

@criterion 大神

一直有个问题没搞明白，正好最近也遇到一个项目问题：200MHz CLK信号影响2.4G和5G WiFi，造成desense。
影响机制是什么？
有些观点说是CLK的harmonic（CLK的10次以上harmonic信号确实在频谱上抓得到，但因为RF信号Tx的harmonic一般只看到3次就完了，就算RSE测试也就测到5倍频结束，所以很难理解为什么Clock信号会有10倍以上的谐波干扰）
望大神指教

lurenjia 发表于 2021-1-27 08:51:26

个人观点，此CLK应该是数字信号，在频域上sa函数周期性的出现，提高了底噪，减小了信噪比，造成desense

lurenjia 发表于 2021-1-29 09:10:35

个人观点，此CLK应该是数字信号，在频域上sa函数周期性的出现，提高了底噪，减小了信噪比，造成desense

lurenjia 发表于 2021-1-29 11:35:10

111111111111

zhagnqi08_05 发表于 2023-1-16 11:40:15

222222222222222222

mlz 发表于 2023-1-16 15:44:58

200M clk 信号倍频到2.4G和5G造成干扰

Jerry_Xiao 发表于 2024-11-17 10:35:24

射频信号3倍频和5倍频，幅度已经比较小了，而且经过前端滤波器之后已经对射频前端干扰影响很小了；

但是数字信号不一样，比如1.8V或者3.3V的信号，你换成dbm，信号幅度是很大的，对于射频接收小信号来说，即使12倍频（2.4G）或者25倍频（25倍频）干扰依然很大
页: [1]
查看完整版本: Clock desense问题