|
|
发表于 2008-7-28 11:43:09
|
显示全部楼层
信号完整性
【文件名】:08728@52RD_信号完整性终稿.doc
【格 式】:doc
【大 小】:1612K
【简 介】:
【目 录】:
第1章 高速数字系统设计的信号完整性分析导论 7
1.1. 基本概念 7
1.2. 理想的数字信号波形 7
理想的TTL数字信号波形 7
1.2.2. 理想的CMOS数字信号波形 7
1.2.3. 理想的ECL数字信号波形 8
1.3. 数字信号的畸变(或信号不完整) 8
1.3.1. 地线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高 8
1.3.2. 信号线电阻的电压降的影响 8
1.3.3. 电源线电阻的电压降的影响 10
1.3.4. 转换噪声 11
串扰噪声 11
1.3.6. 反射噪声 12
1.3.7. 边沿畸变 12
1.4. 研究的目的 13
1.4.1. 降低产品成本（略） 13
1.4.2. 缩短研发周期，降低开发成本（略） 13
1.4.3. 提高产品性能（略） 13
1.4.4. 提高产品可靠性 13
1.5. 研究领域 14
1.5.1. 各种电路工作原理（略） 14
1.5.2. 各种电路噪声容限（略） 14
1.5.3. 各种电路在系统中的噪声（略） 14
1.5.4. 系统各部件的频率特性（略） 14
1.5.5. 信号传输（略） 14
1.5.6. 信号延迟（略） 14
1.5.7. PCB结构设计（略） 14
1.5.8. 电源分配设计（略） 14
1.5.9. 地、电源滤波（略） 14
1.5.10. 热设计（略） 14
1.6. 研究手段 14
1.6.1. 物理实验验证（略） 14
1.6.2. 数学模型计算（略） 14
1.6.3. 软件模拟分析（略） 14
1.6.4. 经验规则估计 14
第2章 数字电路工作原理 15
2.1. 数字电路分类 15
2.1.1. GaAs(砷化钾)速度快,但功耗大,制作原料剧毒,未成熟使用； 15
2.1.2. 硅：使用极为广泛，处于不断发展中； 15
2.2. 基本结构和特点 17
TTL 17
2.2.2. CMOS速度接近于TTL，功耗小，单元尺寸小，适合于大规模集成 17
2.2.3. LVDS：低电压数字系统 17
2.2.4. ECL（PECL） 18
2.3. 电路特性 19
2.3.1. 转换特性 19
2.3.2. V/I特性:电压与电流之间的关系特性曲线 20
2.3.3. 热特性及寿命 23
2.3.4. 直流噪声容限NMDC 24
2.3.5. 交流噪声容限NMAC 24
2.4. 电路互连 25
2.4.1. 工作电压：器件工作时，施加于器件电源脚上的电压 25
2.4.2. 逻辑电平范围 25
2.4.3. 噪声（N） 25
2.5. 电路选型基本原则 27
2.5.1. 采用标准器件 27
2.5.2. 够用原则，不追求高性能 27
2.5.3. 尽可以减少品种和类型。 27
第3章 传输线理论 28
3.1. 基本概念 28
3.2. 传输线基本特性: 29
3.2.1. 传输线特性阻抗 30
3.2.2. 传输线的时间延迟 32
3.3. 传输线的分类 33
3.3.1. 非平衡式传输线 33
3.3.2. 平衡式传输线 34
3.4. 常用传输线 35
3.4.1. 圆导线 35
3.4.2. 微带线 36
3.4.3. 带状线 36
3.5. 反射和匹配 37
3.5.1. 反射系数 37
3.5.2. 反射的计算： 38
3.5.3. 传输线的临界长度 41
3.5.4. 终端的匹配和端接 41
3.6. 串扰：串扰模型图如下 43
3.7. 负载效应 44
3.7.1. 直流负载和交流负载 44
3.7.2. 最小间隔 44
3.7.3. 集中负载 45
3.7.4. 分布负载 45
径向负载 45
3.8. 负载驱动方式 45
3.8.1. 点对点 45
串推 45
3.8.3. 星型 46
扇型 46
3.9. 传输线损耗和信号质量 46
3.9.1. 集肤效应 46
3.9.2. 邻近效应 46
3.9.3. 辐射损耗 47
3.9.4. 介质损耗 47
第4章 直流电源分布系统设计 48
4.1. 基本概念 48
4.1.1. 电源分布系统 48
4.1.2. 平面 48
4.1.3. 平面（Plane）为电流回路提供最低阻抗回路 48
4.2. 设计目标 48
4.2.1. 为数字信号提供稳定的电压参考； 48
4.2.2. 为逻辑电路提供低阻抗的接地连接； 48
4.2.3. 为逻辑电路提供低阻抗的电源连接； 48
4.2.4. 为电源和地提供低交流阻抗的通路； 48
4.2.5. 为数字逻辑电路工作提供电源 49
4.3. 一般设计规则 50
4.4. 多层板的叠层结构 51
4.4.1. 叠层结构的设计主要考虑以下因素 51
4.4.2. 在高速数字设计中的一般规则是 51
4.5. 电流回路 52
4.5.1. 基本概念 52
4.5.2. 环路面积 53
4.5.3. 参考平面的开槽 53
4.5.4. 连接器的隔离盘 53
4.6. 去耦电容极其应用 54
4.6.1. 去耦电容 54
4.6.2. 低频大容量去耦电容（BULK） 55
4.6.3. 高频去耦电容 56
4.6.4. 多层片式陶瓷电容的材料选择 58
4.6.5. 表面贴装电容的布局和布线 58
4.6.6. 多层印制板中的平面电容 59
4.6.7. 埋入式电容 59
4.7. 噪声抑制 61
4.7.1. 系统电源变化 61
4.7.2. 系统电源的电位差 61
4.7.3. 系统逻辑地的电位差 61
4.7.4. 地电平抖动 61 |
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
IP卡
狗仔卡
显身卡