找回密码
 注册
搜索
查看: 2147|回复: 11

[综合资料] 现代DSP技术 潘松 黄继业 王国栋 编著

[复制链接]
发表于 2007-8-23 14:29:42 | 显示全部楼层 |阅读模式
??

??【文件名】:07823@52RD_现代DSP技术(潘松编著).part1.rar

??【格 式】:rar

??【大 小】:3000K

??【简 介】:本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术,以及与之相关的开发工具的使用方法、设计理论和一些典型的设计实例。全书内容包括基于MATLAB/SimuLink的DSP和通信系统模块的设计技术;QuartusII的基本使用方法、详细的设计流程向导、多种优化设计方法、逻辑锁定技术、嵌入式逻辑分析仪SignalTapII的使用方法、QuartusII/DSPBuilder及第三方EDA工具Synplify、LeonardoSpectrum和Modelsim的优化设计接口技术。全书深入、系统地介绍了基于MATLAB环境下DSPBuilder/SignalCompiler对现代DSP系统开发的基本方法,以及基于这些工具的DSPIP核的使用方法和使用规则。本书内容新颖、实用,为DSP领域的读者展示了有别于传统TIDSP处理器的、全新的DSP系统实现技术,为软件无线电领域的读者提供了一项不可或缺的系统设计解决方案,也为电子信息领域的读者向EDA技术的更高层次迈进提供了有用的工具。本书可作为电子类各专业高年级本科生、研究生的教材,或作为相关领域工程技术人员的参考书,也可作为现代电子系统设计、电子设计竞赛、DSP应用系统以及通信电子系统高层次开发的参考书,或用作SOC/SOPC技术实验教材

??【目 录】:第1章概述1

??1.1DSP实现方案及设计流程1

??1.1.1常用DSP应用器件及其性能特点2

??1.1.2DSP处理器结构与性能的发展4

??1.1.3FPGA的结构与性能的发展4

??1.1.4基于DSP处理器的DSP设计流程6

??1.1.5基于FPGA的DSP设计流程7

??1.2现代DSP设计流程概述9

??1.3两类DSP解决方案的比较12

??习题18

??第2章QuartusII设计向导19

??2.1频率计的VHDL设计19

??2.1.1创建工程和编辑设计文件19

??2.1.2创建工程23

??2.1.3编译前设置25

??2.1.4编译及了解编译结果27

??2.1.5仿真28

??2.1.6引脚锁定和下载32

??2.1.7QuartusII在Windows2000上的安装设置36

??2.2使用宏功能块设计频率计36

??2.3嵌入式系统块ESB的应用I40

??2.3.1应用普通方法设计正弦信号发生器40

??2.3.2应用ESB优化正弦信号发生器的设计42

??2.4嵌入式系统块ESB的应用II44

??2.4.1定制ROM数据文件45

??2.4.2定制ROM46

??2.4.3编译和结果观察48

??2.5时序驱动式优化编译方法49

??2.5.1需求频率值设置49

??2.5.2优化时钟时序设置50

??2.5.3编译51

??2.6频率计结构原理52

??2.7QuartusII优化特性53

??习题55

??第3章DSPBuilder设计入门57

??3.1DSPBuilder及其设计流程57

??3.2DSPBuilder设计向导59

??3.2.1建立一个新的模型(Model)60

??3.2.2Simulink模型仿真69

??3.2.3SignalCompiler的使用73

??3.2.4使用ModelSim验证生成的VHDL代码81

??3.2.5在QuartusII中指定器件管脚、进行编译、下载84

??3.2.6硬件测试85

??3.3调幅电路模型设计示例85

??3.3.1建立调幅电路模型85

??3.3.2模型仿真和实现91

??3.3.3在MATLAB/Simulink中使用MegaCore核93

??3.4使用SignalTapII嵌入式逻辑分析仪95

??3.4.1安装SignalTapII95

??3.4.2设置触发条件98

??3.4.3设置总线的数据格式99

??3.4.4启动SignalTapII分析操作99

??3.4.5信号节点的资源利用情况100

??3.4.6一般触发条件101

??3.4.7Node模块101

??习题102

??第4章DSPBuilder设计进阶103

??4.1层次化设计103

??4.1.1DSPBuilder的子系统103

??4.1.2在DSPBuilder中使用外部的VHDL代码109

??4.2用ModelSim进行RTL级VHDL仿真111

?? 4.3使用Synplify进行综合 116

??4.3.1Synplify与DSP Builder的接口(自动流程) 116

??4.3.2Synplify和DSP Builder的接口(手动流程) 117

??4.3.3Synplify与Quartus II的接口 122

?? 4.4  使用LeonardoSpectrum进行综合 122

??  4.4.1  LeonardoSpectrum与DSP Builder的接口(自动流程) 122

??  4.4.2  LeonardoSpectrum和DSP Builder的接口(手动流程) 123

??  4.4.3  LeonardoSpectrum与Quartus II的接口 126

?? 4.5  Quartus II与DSP Builder的接口 127

??  4.5.1  使用Quartus II进行综合、适配(手动流程) 127

??  4.5.2  使用Quartus II进行时序仿真 129

??  4.5.3  在Quartus II中建立元件(Symbol) 130

?? 习题 130

??第5章  LogicLock优化技术 131

?? 5.1  LogicLock技术的基本内容 131

??  5.1.1  LogicLock技术解决系统设计优化 131

??  5.1.2  LogicLock的基本内容 133

??  5.1.3  锁定区域的基本方式 133

??  5.1.4  层次化逻辑锁定区域 134

??  5.1.5  LogicLock技术的不同应用流程 135

??  5.1.6  系统性能强化策略 137

??  5.1.7  锁定区域的移植与再利用 138

?? 5.2  未用LogicLock的数字滤波器设计 138

??  5.2.1  数字滤波器结构及其VHDL描述 138

??  5.2.2  滤波器设计和结果观察 142

?? 5.3  应用逻辑锁定技术 144

??  5.3.1  底层模块设计及其VQM文件保存 145

??  5.3.2  确定逻辑锁定区域及其特性 147

??  5.3.3  将设计实体移至锁定区域 151

??  5.3.4  编译优化锁定后的filter模块 154

?? 5.4  顶层设计优化 156

??  5.4.1  记录锁定信息 156

??  5.4.2  逻辑锁定信息的输出 157

??  5.4.3  逻辑锁定信息的输入 158

??  5.4.4  编译和结果观察 160

?? 习题 162

??第6章  FIR数字滤波器设计 163

?? 6.1  FIR数字滤波器原理 163

?? 6.2  使用DSP Builder设计FIR数字滤波器 164

??  6.2.1  3阶常系数FIR滤波器的设计 164

??  6.2.2  4阶FIR滤波器节的设计 167

??  6.2.3  16阶FIR滤波器模型设计 169

??  6.2.4  使用MATLAB的滤波器设计工具 171

??  6.2.5  16阶FIR滤波器的硬件实现 180

?? 6.3  使用FIR IP Core设计FIR滤波器 180

??  6.3.1  FIR滤波器核与DSP Builder集成 181

??  6.3.2  FIR滤波器核的使用 181

?? 习题 186

??第7章  IIR数字滤波器设计 187

?? 7.1  IIR滤波器原理 187

?? 7.2  使用DSP Builder设计IIR滤波器 189

??  7.2.1  4阶直接Ⅱ型IIR滤波器设计 189

??  7.2.2  4阶级联型IIR滤波器设计 192

?? 7.3  在Quartus II中使用IIR滤波器IP核 197

??  7.3.1  配置Quartus II以便使用IIR滤波器核 198

??  7.3.2  使用IIR滤波器核 199

?? 习题 203

??第8章  FFT设计 204

?? 8.1  FFT的原理 204

??  8.1.1  快速傅立叶变换FFT 204

??  8.1.2  快速傅立叶反变换IFFT 205

?? 8.2  FFT与蝶形运算 206

?? 8.3  使用DSP Builder设计FFT 206

??  8.3.1  8点DIT FFT模型的建立 206

??  8.3.2  8点DIT FFT模型的实现 209

?? 8.4  在DSP Builder中使用FFT IP Core 210

?? 习题 211

??第9章  DDS设计 213

?? 9.1  DDS的基本原理 213

?? 9.2  DDS的模块设计 216

??  9.2.1  建立DDS模型 216

??  9.2.2  DDS模型的使用 218

?? 9.3  FSK调制器设计 219

??  9.3.1  FSK调制器原理 219

??  9.3.2  FSK模型 219

?? 习题 220

??第10章  编码与译码 222

?? 10.1  伪随机序列 222

??  10.1.1  m序列 222

??  10.1.2  m序列发生器模型 223

?? 10.2  帧同步检出 224

??  10.2.1  巴克码 224

??  10.2.2  巴克码的检出模型 225

?? 10.3  RS码 226

??  10.3.1  RS码简介 226

??  10.3.2  使用IP Core设计RS编码器 227

??  10.3.3  使用IP Core设计RS译码器 228

?? 10.4  Viterbi译码 229

??  10.4.1  卷积码的Viterbi译码 229

??  10.4.2  用IP Core设计Viterbi译码器 229

?? 习题 229

??第11章  DSP Builder设计规则 231

?? 11.1  位宽设计规则 231

?? 11.2  频率设计规则 231

??  11.2.1  单时钟设计规则 231

??  11.2.2  多时钟设计 235

??  11.2.3  使用PLL的高级特性 236

?? 11.3  DSP Builder设计的取名规则 236

?? 11.4  定点数据下标说明 237

?? 11.5  在SBF中二进制小数点的位置 238

?? 11.6  GoTo和From模块的支持特性 238

?? 11.7  MegaCore功能块支持特性 239

?? 11.8  层次化设计 240

?? 11.9  黑盒子化 241

?? 11.10  将DSP Builder设计方式用在外部RTL设计 242

??第12章  AltLab库 243

?? 12.1  SignalCompiler模块 243

??  12.1.1  综合域编译流程 243

??  12.1.2  数据位宽的传递 245

??  12.1.3  Tapped Delay Line 246

??  12.1.4  时钟设置 248

??  12.1.5  DSP Builder报告文件 250

?? 12.2  Subsystem Builder模块 250

??第13章  算术库 252

?? 13.1  比较器模块 252

?? 13.2  计数器模块 252

?? 13.3  差分模块 253

?? 13.4  除法模块 253

?? 13.5  增益模块 254

?? 13.6  递增递减模块 255

?? 13.7  乘法累加模块 256

?? 13.8  乘加模块 258

?? 13.9  并行加减法器模块 259

?? 13.10  乘积模块 260

?? 13.11  其它算术模块 261

??  13.11.1  SOP TAP模块 261

??  13.11.2  流水线加法器模块 261

??  13.11.3  积分模块 262

??第14章  其它DSP设计库 263

?? 14.1 总线控制库 263

??  14.1.1  AltBus 模块 263

??  14.1.2  输入/输出常数模块 266

??  14.1.3  小数点确定模块 267

??  14.1.4  BusBuild模块 267

??  14.1.5  Bus Concatenation模块 268

??  14.1.6  Bus Conversion模块 269

??  14.1.7  Extract Bit模块 270

?? 14.2  复数信号库 270

??  14.2.1  Butterfly 算子模块 270

??  14.2.2  复数加减模块 271

??  14.2.3  复数乘积模块 272

??  14.2.4  复数共轭模块 272

??  14.2.5  复数与Real-Imag间的连接模块 273

??  14.2.6  复数多路选择器模块 274

??  14.2.7  复数延迟模块 274

??  14.2.8  复数常数模块 274

?? 14.3  Gates库 275

??  14.3.1  Case语句模块 275

??  14.3.2  IF语句模块 276

??  14.3.3  逻辑位操作符模块 277

??  14.3.4  逻辑总线操作符模块 278

??  14.3.5  LUT模块 279

??  14.3.6  n-to-1多路选择器模块 279

?? 14.4  状态机函数库 280

??  14.4.1  FIFO控制状态机设计示例 280

??  14.4.2  状态机设计流程 282

?? 14.5  Storage库 288

??  14.5.1  延迟模块 288

??  14.5.2  Down Sampling和Up Sampling模块 289

??  14.5.3  双口RAM模块 290

??  14.5.4  并行到串行转换模块与串行到并行转换模块 291

??  14.5.5  数据排列方式模块 293

??  14.5.6  ROM EAB模块 293

??  14.5.7  Shift Taps模块 294

??  14.5.8  PLL模块 295

??附录 297

??参考文献 300

??

??

??

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 发表于 2007-8-23 14:36:13 | 显示全部楼层

第2部分

??

??【文件名】:07823@52RD_现代DSP技术(潘松编著).part2.rar

??【格 式】:rar

??【大 小】:3000K

??【简 介】:本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术,以及与之相关的开发工具的使用方法、设计理论和一些典型的设计实例。全书内容包括基于MATLAB/SimuLink的DSP和通信系统模块的设计技术;QuartusII的基本使用方法、详细的设计流程向导、多种优化设计方法、逻辑锁定技术、嵌入式逻辑分析仪SignalTapII的使用方法、QuartusII/DSPBuilder及第三方EDA工具Synplify、LeonardoSpectrum和Modelsim的优化设计接口技术。全书深入、系统地介绍了基于MATLAB环境下DSPBuilder/SignalCompiler对现代DSP系统开发的基本方法,以及基于这些工具的DSPIP核的使用方法和使用规则。本书内容新颖、实用,为DSP领域的读者展示了有别于传统TIDSP处理器的、全新的DSP系统实现技术,为软件无线电领域的读者提供了一项不可或缺的系统设计解决方案,也为电子信息领域的读者向EDA技术的更高层次迈进提供了有用的工具。本书可作为电子类各专业高年级本科生、研究生的教材,或作为相关领域工程技术人员的参考书,也可作为现代电子系统设计、电子设计竞赛、DSP应用系统以及通信电子系统高层次开发的参考书,或用作SOC/SOPC技术实验教材

??【目 录】:第1章概述1

??1.1DSP实现方案及设计流程1

??1.1.1常用DSP应用器件及其性能特点

??1.1.2DSP处理器结构与性能的发展

??1.1.3FPGA的结构与性能的发展

??1.1.4基于DSP处理器的DSP设计流程

??1.1.5基于FPGA的DSP设计流程

??1.2现代DSP设计流程概述9[

??1.3两类DSP解决方案的比较12

??

??

??

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

 楼主| 发表于 2007-8-23 14:40:11 | 显示全部楼层

第3部分

??

??【文件名】:07823@52RD_现代DSP技术(潘松编著).part3.rar

??【格 式】:rar

??【大 小】:3000K

??【简 介】:

??【目 录】:

??本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术

??

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

 楼主| 发表于 2007-8-23 14:43:25 | 显示全部楼层

第4部分

??

??【文件名】:07823@52RD_现代DSP技术(潘松编著).part4.rar

??【格 式】:rar

??【大 小】:3000K

??【简 介】:

??【目 录】:

??本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术

??

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

 楼主| 发表于 2007-8-23 14:45:18 | 显示全部楼层

第5部分,完了

??

??【文件名】:07823@52RD_现代DSP技术(潘松编著).part5.rar

??【格 式】:rar

??【大 小】:1286K

??【简 介】:

??【目 录】:本书详尽介绍了目前在电子信息和通信领域被广泛应用的数字信号处理硬件实现的全新解决方案,即基于EDA与SOPC的现代DSP开发技术

??

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

发表于 2007-8-27 18:04:52 | 显示全部楼层
老大,一本书还要分两次付款,干脆一次标价的了!
点评回复

使用道具 举报

发表于 2007-8-31 10:43:12 | 显示全部楼层
谢谢拉 ![em08]
点评回复

使用道具 举报

 楼主| 发表于 2007-9-4 11:28:41 | 显示全部楼层
好,下次再发。就一次付清。。。
点评回复

使用道具 举报

发表于 2007-9-17 16:27:13 | 显示全部楼层

PA设计大全

非常经典的一篇文章

RF transmitting transistor and
power amplifier fundamentals
Power amplifier design
3 POWER AMPLIFIER DESIGN
3.1 Classes of operation and biasing
3.1.1 Class-A
Class-A operation is characterized by a constant
DC collector (or drain) voltage and current. This class of
operation is required for linear amplifiers with severe
linearity requirements including:
– Drivers in SSB transmitters where a 2-tone 3rd-order
intermodulation of at least -40 dB is required
– Drivers in TV transmitters where the contribution to the
gain compression must be very low, i.e. not more than a
few tenths of a dB
– All stages of TV transposers. These are tested with a
3-tone signal and the 3rd-order intermodulation
products must be below -55 to -60 dB. The driver
stages should only deliver a small contribution to the
overall intermodulation, so they have to operate at even
lower efficiency than the final stage (as this is the only
way to reduce distortion in class-A).
Though the theoretical maximum efficiency of a class-A
amplifier is 50%, because of linearity requirements, the
efficiency in the first two applications listed above will be
no more than about 25%. And in TV transposers, the
efficiency is only about 15% for the final stage and even
less for the driver stages.
The transistor power gain in a class-A amplifier is about
3 to 4 dB higher than that of the same transistor operating
in class-B. This is because the conduction period of the
drain current in class-A is 360° and in class-B only 180°
(electrical degrees). Therefore, the effective transconductance
in class-B is only half that in class-A.
3.1.1.1 DISTORTION
SSB modulation is mainly used in the HF range: 1.5 to
30 MHz. When testing transistors for this application,
Philips uses a standard test frequency of 28 MHz. Owing
to its variable amplitude, an SSB signal is sensitive to
distortion.
3.1.1.1.1 2-TONE INTERMODULATION DISTORTION
TEST
3rd and 5th-order products
This is the most common distortion test. In this test, two
equal-amplitude tones 1 kHz apart are applied to the input
of the amplifier under test. Practical amplifiers will never be
completely linear, and the most important distortion
products they produce are the 3rd and 5th order ones,
because these are in or very near to the pass-band.
NOTE TO SECTION 3
For clarity in equations, identifiers such as
R1, +jB2,- jX3 in drawings are written as
R1, +jB2,- jX3 in the body text.
If the frequencies of the two input tones are denoted by
p and q, the 3rd-order products are at frequencies of 2p-q
and 2q-p, see Fig.3-1. The 5th-order products which
usually have smaller amplitudes are at 3p-2q and 3q-2p.
Note, the two intermodulation products of the same order
don’t necessarily have equal amplitudes. This can be due
to non-ideal decoupling of the supply voltages, i.e.
decoupling that is insufficiently effective at all the
frequencies involved. Philips publishes the largest value in
data sheets.
Power relationships
If the tones at p and q are each of 10 W, then the
combination has an average (calorific) power of 20 W. The
two tones can however combine in phase or out of phase,
producing an RF signal of variable amplitude. When the
two tones are in phase, the voltage amplitude is twice that
of one tone, so the power is four times that of one tone (in
this example: 40 W). This maximum power is called the
peak envelope power (PEP) and is commonly published in
data sheets. When the two tones are in anti-phase, their
combined amplitude is zero. In the ideal case, i.e. with no
distortion, the envelope of the combined signal consists of
half sine waves, see Fig.3-2.
Fig.3-1 Position of the main intermodulation
distortion products in the 2-tone test
where p and q are the input tones.
handbook, halfpage MGM031
3p - 2q
2p - q
3q - 2p
2q - p
p q
freq.

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

发表于 2007-12-17 11:47:53 | 显示全部楼层
不错的书。。。
点评回复

使用道具 举报

发表于 2007-12-19 12:56:04 | 显示全部楼层
xiexie
点评回复

使用道具 举报

发表于 2010-9-25 09:08:19 | 显示全部楼层

谢谢拉 !

谢谢拉 !
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-10-9 02:29 , Processed in 0.053380 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表