MTK Sensor调试问题（关于MTK Sensor Porting Guide的疑问）

smilefox

SET_TG_OUTPUT_CLK_DIVIDER(a);                             /*XCLK = MCLK/(a+1)*/
SET_CMOS_RISING_EDGE(b);                                  /*PCLK rise at MCLK b*/
SET_CMOS_FALLING_EDGE(c);                                 /*PCLK fall at MCLK c*/
ENABLE_CAMERA_PIXEL_CLKIN_ENABLE;
SET_TG_PIXEL_CLK_DIVIDER(d);                              /* PCLK = MCLK/(d+1)*/
SET_CMOS_DATA_LATCH(e);*/                                 /*PCLK latch at MCLK e*/

问题1：
XCLK是什么？MCLK如何设定（例如现在MCU频率是52MHz，那是不是就是说MCLK即为52M？如果是，但是我又用示波器测量得到MCLK=24MHz，请问这又是为什么？）？
问题2：
b、c的应该如何设定？MTK的Porting Guide里设定的0、1，是否意味着低高电平呢？如果我设定为3、2呢？那又该如何理解？
问题3：
能否详细解释一下最后一句的设定是什么意思？PCLK latch是什么？

以下是MTK Sensor Porting Guide举例的实际数据：
SET_TG_OUTPUT_CLK_DIVIDER(1);       //XCLK=MCLK/(1+1)=26M
SET_CMOS_RISING_EDGE(0);            //PCLK rise at MCLK 0
SET_CMOS_FALLING_EDGE(1);           //PCLK fall at MCLK 1
SET_TG_PIXEL_CLK_DIVIDER(3);        //PCLK=MCLK/(3+1)=13M
SET_CMOS_DATA_LATCH(2);             // PCLK latch at MCLK 2

zhuceyonghu1

顶，请高手指点！[em01]

collins_lu

MCLK是指MCU的頻率.
XCLK是給sensor的input clock
PCLK則是sensor的output clock
詳細可參考附件!


【文件名】:07710@52RD_data latch.ppt
【格　式】:ppt
【大　小】:80K
【简　介】:
【目　录】:

smilefox

<DIV class=quote><B>以下是引用<I>collins_lu</I>在2007-7-10 23:18:48的发言：</B>

MCLK是指MCU的頻率.
XCLK是給sensor的input clock
PCLK則是sensor的output clock
詳細可參考附件!


【文件名】:07710@52RD_data latch.ppt
【格　式】:ppt
【大　小】:80K
【简　介】:
【目　录】:
</DIV>




1. SET_TG_OUTPUT_CLK_DIVIDER(3) à CLKCNT=3
2. SET_CMOS_RISING_EDGE(0) à CLKRS=0
3. SET_CMOS_FALLING_EDGE(2) à CLKFL=2
4. SET_TG_PIXEL_CLK_DIVIDER(15) à PIXCNT=15
5. SET_CMOS_DATA_LATCH(6) à DLATCH=6

那么是否可以这样理解：
第一句确定了BB给Sensor的CLK频率——XCLK，通过对CAM+0000h寄存器第8位TGCLK_SEL的设定设定Sensor MCLK=52MHz or 48MHz，则XCLK=MCLK/(3+1)；
第二句和第三句相当于设定XCLK的相位，假定第一句参数为a，第二句参数为b，第三句参数为c，那么应该满足a=(c-b)*2；
第四句设定PCLK的频率，假定第四句参数为d，那么PCLK=MCLK/(d+1)；
第五句则是设定了Sensor数据的采样点。

PCLK的相位是否也是由第二句可以确定？

bornhard101

[em28][em28][em28][em28][em28][em28][em28][em28]

csbstar

都是高手呀，看不懂！