电源管理－DDR記憶體的功率要求及管理方案ＺＺ

ruyir

??源管理－DDR記憶體的功率要求及管理方案2005/03/07

??前言

??　一種新型的SDRAM（單一資料隨機存取記憶體）─即雙倍資料速率（DDR）SDRAM（JEDEC標準JESD79和JESD8-9）（簡稱DDR），已經在桌上型和可攜式計算應用中相當流行，因其具備卓越的性能（初始的資料速率為266MBps，而一般SDRAM只有133MBps）、更低的功耗，以及比同級記憶體技術更具競爭力的價格。其後，DDR資料速率更提升至400MBps。最近推出的第二代DDR或稱DDR2（JESD79-2A），更將資料速率從400MBps提升至667MBps。因此與之前的SDRAM技術相比，DDR記憶體需要更新及複雜的功率管理架構。

??本文主要闡述DDR-SDRAM記憶體的功率要求，涵蓋靜態、暫態和待機工作模式，還將討論其他可選的功率管理方案，並提出一個基於高效率開關式調壓的完整功率管理系統實例。最後，還展望了DDR記憶體未來的發展趨勢。

??DDR功率管理架構　

??▲第一代DDR記憶體的基本功率管理架構示意圖

??　在DDR記憶體中，輸出緩衝器是處於推拉級，而輸入接收器處於差分級。這就需要參考偏置中點電壓VREF，以及能夠供應和吸收電流的電壓終端匹配。後一個特點（供應和吸收電流）是DDRVTT終端匹配與PC主機板上其他終端匹配的不同之處。值得注意的是，前端系統匯流排（FSB）的終端匹配將CPU連接至記憶體通道中心（MCH），由於只是正極信號的終端匹配，該終端只需要電流吸收功能。因此，這種終端匹配不能用在或適應DDRVTT終結架構，需要新的功率管理設計。

??　第一代DDR記憶體的邏輯閘供電電壓是2.5V。在晶片組的輸出緩衝器和記憶體模組上相對應的輸入接收器之間，一般有一條走線或者小分支（stub），需要利用圖1所示的電阻RT和RS進行適當的終端匹配。如果包括輸出緩衝器在內的所有阻抗都計算在內的話，每個終結的線可以吸收或供應電流+/-16.2mA。如果系統接收器和發射器之間的走線比較長，可能兩端都需要終端匹配，這樣便需要雙倍的電流。

??　DDR邏輯所需的2.5VVDDQ有±200mV的容差。為了維持雜訊性能，DDR終結電壓VTT必須能夠跟蹤VDDQ。VTT必須等於VDDQ/2或約1.25V，精度為±3％。最後，參考電壓VREF必須在VTT和VTT+40mV的範圍。電壓能夠跟蹤，加上VTT必須同時具有電流供應和吸收能力，對DDR記憶體功率管理來說是個獨特的挑戰。

??較差情況下的電流消耗

??■VTT終端匹配

??　假設128MB記憶體系統的架構如下：

??　128位元寬匯流排

??　8個資料觸發（datastrobe）

??　8個遮罩位元（maskbit）

??　8個Vcc位元

??　40個位址線（2組20個位址線）

??　合計共為192線

??　每條線路消耗的電流為16.2mA，最大電流消耗為：192*16.2mA=3.11A峰值

??■VDDQ供電電壓

??　當VTT吸收電流時，VDDQ提供電流。VDDQ電流是單極的，最大值等於VTT的最大電流，即3.11A。

??平均功耗

??　一個128MB記憶體系統一般由8x128Mb器件組成，其平均功耗為990mW，不包括VTT終結功率。

??　來自VDDQ的平均電流IDDQ為：

??　IDDQ=PDDQ/VDDQ=990mW/2.5V=0.396A

??　同樣地，終結電阻所消耗的功率PTT為660mW[1]。來自VTT的電流ITT為：

??　ITT=PTT/VTT=660mW/1.25V=0.528A

??　最後，因為VREF供電電壓有很低的阻抗，可以得到很好的抗噪性能（<5mA），因此VREF的電流IREF值夠大。

??　128MBDDR記憶體功率管理系統設計的主要靜態參數總結如下：

??　VDDQ=2.5V,IDDQ=0.396A平均值,3.11A峰值（供應）

??　VTT=VDDQ/2=1.25V,ITT=0.528A平均值,3.11A峰值（供應和吸收）

??　VREF=VDDQ/2=1.25V,IREF=5mA

??　當然，如果利用VDDQ為終端匹配之外的其他負載供電，其容量必須相對地提高。

??瞬態工作模式

??　DDR記憶體的指導文件JEDECJESD79和JESD8-9規定VTT電壓必須等於VDDQ電壓的一半，容差為+/-3％。該容差應包括由線轉換所引起的匯流排負載瞬態值。然而，這沒有提及兩個評估供電電壓VTT的電容要求所需之規格：JEDEC規範沒有說明VTT跟隨VDDQ需要多大的頻寬，也沒有規定VTT的最大負載瞬態值。

??　事實上，該規範的目的是實現最大的抗噪性能。因此，儘管沒有硬性規定VTT在任何時候都必須等於VDDQ的一半，但是所用的頻寬越大，系統就越穩定。出於此一原因，有必要採用寬頻開關轉換器來產生VTT。

??　對於VTT負載瞬態值，電流可以從+3.11A下降到-3.11A，從供應電流轉向吸收電流。這種以40mV為閥值的6.22A電流下降需要ESR僅7mΩ的輸出電容。然而，有兩個設計考慮緩和了此一要求。首先是實際DDR記憶體所吸收的電流並沒有到達3.11A，測量結果顯示典型電流在0.5至1A範圍內；其次，吸收和供應電流之間的轉換很快，甚至連轉換器都察覺不到。從正向最大電流轉向反向最大電流要求匯流排從所有的1轉換到所有的0，然後保持在那一狀態，時間至少等於轉換器頻寬的反相時間。由於這應該在10微秒數量級，加上匯流排運行速率為100MHz，因此要在全部0狀態保持1000個週期！事實上，VTT的輸出電容只需要達到40mΩESR。

??待機工作模式

??　DDR記憶體可支援待機工作模式。在這模式下，記憶體仍保留其內容，但不能被主動定址。例如，在筆記型電腦就可看到這種待機狀態。待機時，記憶體晶片不與外界通信，因此可關閉VTT匯流排電源以節省能源。當然，VDDQ必須保持通電狀態以便記憶體保存其內容。

??線性方式與開關方式

??　前面已提及，DDR系統的平均功耗為：

??　PDDQ=990mW

??　PTT=660mW

??　總量為：

??　PTOTDDR=990mW+660mW=1650mW,

??　而同類SRAM系統的消耗為2040mW。

??　如果採用線性調壓器來終結VTT，那麼PTT功率效率為50％，這是根據Vout/Vin=VTT/VDDQ=0.5來確定的。這意味著VTT調壓器要消耗額外的660mW功率，使得總平均功耗上升至1650+660=2310mW。這一數字比SDRAM的功耗還高，因而也就抹殺了DDR記憶體低功耗的優點。

??　就PDDQ而言，大部分功耗優勢來自2.5V的VDDQ，相對於傳統SDRAM的電壓為3.3V。然而，一般的PC機箱所提供的電壓為3.3V，而2.5V電壓需要透過主機板來提供。除非有一個有效的調壓方案來產生VDDQ，否則將再一次失去此一功耗優勢。因此，應採用開關調壓方式來處理DDR記憶體的PDDQ和PTT功率。

??第二代DDR（DDR2）

??　對於DDR2，VDDQ從2.5V下降到1.8V，而VTT從1.25V下降到0.9V，其吸收／供應電流能力為+/-13.4mA。因此，DDR2的功耗要比第一代DDR少得多。舉例來說，DDR2-533的功耗只是DDR-400的一半。前面提及的所有DDR靜態和動態情況都適用於DDR2。DDR2的終結方案與圖1中的DDR方案稍有不同，因其終結電阻在晶片內，而不是在主機板上。儘管如此，DDR2仍然需要一個外部VTT終結電壓。鑒於DDR2的功耗較低，因此可以使用VTT線性調壓器，特別是在簡單性和成本考慮比功耗更重要的情況下。

??案例分析─快捷半導體FAN5236

??　有很多DDR功率IC可供選擇，以下我們以快捷半導體提供的解決方案作說明。快捷半導體帶有整合MOSFET的ML6553/4/5；用於高功率系統的FAN5066；以及新推出的FAN5068，是DDR和ACPI（高級配置與電源介面）的二合一控制器。而快捷半導體的FAN5236是專為DDR記憶體系統設計的完整功率晶片。它在單顆晶片內整合了VDDQ開關控制器、VTT開關控制器及VREF線性緩衝器。VDDQ開關控制器可工作於5V至24V範圍內的任何電壓，而VTT開關則不同，其輸入是VDDQ，而且與VDDQ同步切換。這兩種開關的電壓輸出範圍都介於0.9V至5.5V。由於匯流排由VDDQ的2.5V（DDR）或1.8V（DDR2）驅動，並為VTT的1.25V（DDR）或0.9V（DDR2）所終結，功率在某一程度上是在VTT和VDDQ之間流通。從VDDQ獲取VTT可減少總流通功率，因而減少流通功耗。VTT開關也可以被關閉而進入待機的狀態。圖2顯示出一個典型應用，表1則列出一個4A連續、6A峰值VDDQ應用的相關材料清單（BOM）。該電路很容易針對DDR2應用而調整VDDQ為1.8V（透過分壓電阻R5/R6），及VTT為0.9V。

??▲FAN5236為VDDQ和VTT供電

??未來趨勢

??　正如多年來的一貫趨勢，使用者需要更多的記憶體來執行更大的軟體。如英特爾的伺服器板等系統在設計時已經帶有很大的DDR記憶體容量，有些甚至帶有16GB的記憶體容量。要為這種系統供電，僅降低DDR的功耗要求是不夠的，因此需要轉向DDR2記憶體技術。雖然DDR2的發展還處於起步階段，但業界已經開始討論下一代的PC記憶體技術DDR3了，不過預計DDR3在2007年或之後才會進入市場。（本文由快捷半導體（fairchildsemiconductor）公司提供，作者現任職該公司計算和超可攜式應用企業策略總監）