请教BGA IC布线技巧

笑书神侠 · 发表于 2005-12-10 11:15:00

目前大型的BGA IC管脚繁多，一般都有200个以上的管脚，而间距又小，PCB面积也越来越小，如何实现快速布通，请教各位高手有何技巧？

ybsui · 发表于 2005-12-10 21:58:00

HDI单板和数字单板的FANOUT差别很大，个人一般是打盘中孔`！由于没有负片所以电源地只能走线，1+N+1和2+N+2的孔的选择很重要。[br]+5 RD币

daisyshao · 发表于 2005-12-12 16:50:00

看你用什么软件啦。用ALLEGRO可以用自动FANOUT。这个很快，可以节省很多时间。用PowerPCB时，可以通过复制达到FANOUT一样的效果。也很快的。[br]+3 RD币

daisyshao · 发表于 2005-12-12 16:52:00

奇怪怎么没有赚到钱呀！我是刚注册进来的，请问怎样回帖才能赚到钱呢？

笑书神侠 · 发表于 2005-12-12 19:42:00

我使用的是POWERPCB，通过复制只适合对同一侧布局的元件及走线，而且在布局不作大的调整进行移动的情况下适用，但如果要复到到另一反面或是重新布局则行不通。我是通过手工一根根这样费了好大劲走通了，但感觉还是没有完全摸清规律。[br]+3 RD币

daisyshao · 发表于 2005-12-13 09:34:00

如果元件移到反面，那就要重新布一个网络就行了，其它的再通过复制完成。如果就在同一面移动，还是可以复制的呀！整个用鼠标一框，复制就ok了呀!还有走好的一部分网络还通过reuse粘贴过来。[br]+3 RD币

笑书神侠 · 发表于 2005-12-13 17:03:00

兄弟我正在布一个超薄的板子，如重新开始布局走线，针对BGA IC这一块有什么妙招没有，如VIA的打法顺序，走线的方位方向有什么要注意的吗？

笑书神侠 · 发表于 2005-12-13 17:07:00

请大家参考！

<TABLE width="90%" align=center>

<TR height=30>
<TD vAlign=top align=middle>
<H4>BGA布线策略</H4></TD></TR>
<TR height=30>
<TD vAlign=top align=middle></TD></TR>
<TR>
<TD vAlign=top>

BGA是PCB上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包装，简言之，80﹪的高频信号及特殊信号将会由这类型的package内拉出。因此，如何处理BGA package的走线，对重要信号会有很大的影响。
通常环绕在BGA附近的小零件，依重要性为优先级可分为几类：
1. by pass。
2. clock终端RC电路。
3. damping（以串接电阻、排组型式出现；例如memory BUS信号）
4. EMI RC电路（以dampin、C、pull height型式出现；例如USB信号）。
5. 其它特殊电路（依不同的CHIP所加的特殊电路；例如CPU的感温电路）。
6. 40mil以下小电源电路组（以C、L、R等型式出现；此种电路常出现在AGP CHIP or含AGP功能之CHIP附近，透过R、L分隔出不同的电源组）。
7. pull low R、C。
8. 一般小电路组（以R、C、Q、U等型式出现；无走线要求）。
9. pull height R、RP。
1-6项的电路通常是placement的重点，会排的尽量靠近BGA，是需要特别处理的。第7项电路的重要性次之，但也会排的比较靠近BGA。8、9项为一般性的电路，是属于接上既可的信号。
相对于上述BGA附近的小零件重要性的优先级来说，在ROUTING上的需求如下：
1.by pass =>与CHIP同一面时，直接由CHIP pin接至by pass，再由by pass拉出打via接plane；与CHIP不同面时，可与BGA的VCC、GND pin共享同一个via，线长请勿超越100mil。

2.clock终端RC电路=>有线宽、线距、线长或包GND等需求；走线尽量短，平顺，尽量不跨越VCC分隔线。
3.damping=>有线宽、线距、线长及分组走线等需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。
4.EMI RC电路=>有线宽、线距、并行走线、包GND等需求；依客户要求完成。
5.其它特殊电路=>有线宽、包GND或走线净空等需求；依客户要求完成。
6.40mil以下小电源电路组=>有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在BGA区上下穿层，造成不必要的干扰。
7.pull low R、C=>无特殊要求；走线平顺。
8.一般小电路组=>无特殊要求；走线平顺。
9.pull height R、RP=> 无特殊要求；走线平顺。

为了更清楚的说明BGA零件走线的处理，将以一系列图标说明如下：

<IMG src="">

A. 将BGA由中心以十字划分，VIA分别朝左上、左下、右上、右下方向打；十字可因走线需要做不对称调整。
B. clock信号有线宽、线距要求，当其R、C电路与CHIP同一面时请尽量以上图方式处理。
C. USB信号在R、C两端请完全并行走线。
D. by pass尽量由CHIP pin接至by pass再进入plane。无法接到的by pass请就近下plane。
E. BGA组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA可在零件实体及3MM placement禁置区间调整走线顺序，如果走线没有层面要求，则可以延长而不做限制。内圈往内拉或VIA打在PIN与PIN正中间。另外，BGA的四个角落请尽量以表面层拉出，以减少角落的VIA数。
F. BGA组件的信号，尽量以辐射型态向外拉出；避免在内部回转。

<IMG src="">

F_2 为BGA背面by pass的放置及走线处理。

By pass尽量靠近电源pin。

<IMG src="">

F_3 为BGA区的VIA在VCC层所造成的状况

THERMAL VCC信号在VCC层的导通状态。
ANTI GND信号在VCC层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得电源的导通较充足。

<IMG src="">

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。

F_4 为BGA区的VIA在GND层所造成的状况
THERMAL GND信号在GND层的导通状态。
ANTI VCC信号在GND层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得接地的导通较充足。

<IMG src="">

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。
</TD></TR></TABLE>
+3 RD币

[此贴子已经被feel于2005-12-13 23:34:36编辑过]

Cover · 发表于 2005-12-13 19:10:00

BGA是PCB上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包装，简言之，80﹪的高频信号及特殊信号将会由这类型的package内拉出。因此，如何处理BGA package的走线，对重要信号会有很大的影响。
通常环绕在BGA附近的小零件，依重要性为优先级可分为几类：
1. by pass。
2. clock终端RC电路。
3. damping（以串接电阻、排组型式出现；例如memory BUS信号）
4. EMI RC电路（以dampin、C、pull height型式出现；例如USB信号）。
5. 其它特殊电路（依不同的CHIP所加的特殊电路；例如CPU的感温电路）。
6. 40mil以下小电源电路组（以C、L、R等型式出现；此种电路常出现在AGP CHIP or含AGP功能之CHIP附近，透过R、L分隔出不同的电源组）。
7. pull low R、C。
8. 一般小电路组（以R、C、Q、U等型式出现；无走线要求）。
9. pull height R、RP。
1-6项的电路通常是placement的重点，会排的尽量靠近BGA，是需要特别处理的。第7项电路的重要性次之，但也会排的比较靠近BGA。8、9项为一般性的电路，是属于接上既可的信号。
相对于上述BGA附近的小零件重要性的优先级来说，在ROUTING上的需求如下：
1.by pass =>与CHIP同一面时，直接由CHIP pin接至by pass，再由by pass拉出打via接plane；与CHIP不同面时，可与BGA的VCC、GND pin共享同一个via，线长请勿超越100mil。

2.clock终端RC电路=>有线宽、线距、线长或包GND等需求；走线尽量短，平顺，尽量不跨越VCC分隔线。
3.damping=>有线宽、线距、线长及分组走线等需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。
4.EMI RC电路=>有线宽、线距、并行走线、包GND等需求；依客户要求完成。
5.其它特殊电路=>有线宽、包GND或走线净空等需求；依客户要求完成。
6.40mil以下小电源电路组=>有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在BGA区上下穿层，造成不必要的干扰。
7.pull low R、C=>无特殊要求；走线平顺。
8.一般小电路组=>无特殊要求；走线平顺。
9.pull height R、RP=> 无特殊要求；走线平顺。

为了更清楚的说明BGA零件走线的处理，将以一系列图标说明如下：

<IMG src="http://tu.cndzz.com/Article/UploadFiles/200504/2005414161514939.gif" border=0>

A. 将BGA由中心以十字划分，VIA分别朝左上、左下、右上、右下方向打；十字可因走线需要做不对称调整。
B. clock信号有线宽、线距要求，当其R、C电路与CHIP同一面时请尽量以上图方式处理。
C. USB信号在R、C两端请完全并行走线。
D. by pass尽量由CHIP pin接至by pass再进入plane。无法接到的by pass请就近下plane。
E. BGA组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA可在零件实体及3MM placement禁置区间调整走线顺序，如果走线没有层面要求，则可以延长而不做限制。内圈往内拉或VIA打在PIN与PIN正中间。另外，BGA的四个角落请尽量以表面层拉出，以减少角落的VIA数。
F. BGA组件的信号，尽量以辐射型态向外拉出；避免在内部回转。

<IMG src="http://tu.cndzz.com/Article/UploadFiles/200504/2005414161515190.gif" border=0>

F_2 为BGA背面by pass的放置及走线处理。

By pass尽量靠近电源pin。

<IMG src="http://tu.cndzz.com/Article/UploadFiles/200504/2005414161518800.gif" border=0>

F_3 为BGA区的VIA在VCC层所造成的状况

THERMAL VCC信号在VCC层的导通状态。
ANTI GND信号在VCC层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得电源的导通较充足。

<IMG src="http://tu.cndzz.com/Article/UploadFiles/200504/2005414161519143.gif" border=0>

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。

F_4 为BGA区的VIA在GND层所造成的状况
THERMAL GND信号在GND层的导通状态。
ANTI VCC信号在GND层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得接地的导通较充足。

<IMG src="http://tu.cndzz.com/Article/UploadFiles/200504/2005414161522164.gif" border=0>

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。[br]+5 RD币

ybsui · 发表于 2005-12-13 22:02:00

楼上的可能只适用于数字单板，手机单板的层数要求严格。BGA的FANOUT不要指望CCT来自动搞，还是自己手工一个个的搞。BGA的出线要满足信号质量的要求，至于好不好看就另当别论了！[br]+3 RD币

huangwenming · 发表于 2010-3-12 10:44:00

真是受益匪浅啊，敬礼

dengxiaobin2040 · 发表于 2010-3-30 13:46:00

ddddddddddddddddd

wanhuiss · 发表于 2010-4-15 16:44:00

dddddddddddddddddddddddddd

liyang6666 · 发表于 2010-5-31 03:15:00

以下是引用笑书神侠在2005-12-13 17:07:00的发言：
请大家参考！

<TABLE width="90%" align=center>

<TR height=30>
<TD vAlign=top align=middle>
<H4>BGA布线策略</H4></TD></TR>
<TR height=30>
<TD vAlign=top align=middle></TD></TR>
<TR>
<TD vAlign=top>

BGA是PCB上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包装，简言之，80﹪的高频信号及特殊信号将会由这类型的package内拉出。因此，如何处理BGA package的走线，对重要信号会有很大的影响。
通常环绕在BGA附近的小零件，依重要性为优先级可分为几类：
1. by pass。
2. clock终端RC电路。
3. damping（以串接电阻、排组型式出现；例如memory BUS信号）
4. EMI RC电路（以dampin、C、pull height型式出现；例如USB信号）。
5. 其它特殊电路（依不同的CHIP所加的特殊电路；例如CPU的感温电路）。
6. 40mil以下小电源电路组（以C、L、R等型式出现；此种电路常出现在AGP CHIP or含AGP功能之CHIP附近，透过R、L分隔出不同的电源组）。
7. pull low R、C。
8. 一般小电路组（以R、C、Q、U等型式出现；无走线要求）。
9. pull height R、RP。
1-6项的电路通常是placement的重点，会排的尽量靠近BGA，是需要特别处理的。第7项电路的重要性次之，但也会排的比较靠近BGA。8、9项为一般性的电路，是属于接上既可的信号。
相对于上述BGA附近的小零件重要性的优先级来说，在ROUTING上的需求如下：
1.by pass =>与CHIP同一面时，直接由CHIP pin接至by pass，再由by pass拉出打via接plane；与CHIP不同面时，可与BGA的VCC、GND pin共享同一个via，线长请勿超越100mil。

2.clock终端RC电路=>有线宽、线距、线长或包GND等需求；走线尽量短，平顺，尽量不跨越VCC分隔线。
3.damping=>有线宽、线距、线长及分组走线等需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。
4.EMI RC电路=>有线宽、线距、并行走线、包GND等需求；依客户要求完成。
5.其它特殊电路=>有线宽、包GND或走线净空等需求；依客户要求完成。
6.40mil以下小电源电路组=>有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在BGA区上下穿层，造成不必要的干扰。
7.pull low R、C=>无特殊要求；走线平顺。
8.一般小电路组=>无特殊要求；走线平顺。
9.pull height R、RP=> 无特殊要求；走线平顺。

为了更清楚的说明BGA零件走线的处理，将以一系列图标说明如下：

<IMG src="">

A. 将BGA由中心以十字划分，VIA分别朝左上、左下、右上、右下方向打；十字可因走线需要做不对称调整。
B. clock信号有线宽、线距要求，当其R、C电路与CHIP同一面时请尽量以上图方式处理。
C. USB信号在R、C两端请完全并行走线。
D. by pass尽量由CHIP pin接至by pass再进入plane。无法接到的by pass请就近下plane。
E. BGA组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA可在零件实体及3MM placement禁置区间调整走线顺序，如果走线没有层面要求，则可以延长而不做限制。内圈往内拉或VIA打在PIN与PIN正中间。另外，BGA的四个角落请尽量以表面层拉出，以减少角落的VIA数。
F. BGA组件的信号，尽量以辐射型态向外拉出；避免在内部回转。

<IMG src="">

F_2 为BGA背面by pass的放置及走线处理。

By pass尽量靠近电源pin。

<IMG src="">

F_3 为BGA区的VIA在VCC层所造成的状况

THERMAL VCC信号在VCC层的导通状态。
ANTI GND信号在VCC层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得电源的导通较充足。

<IMG src="">

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。

F_4 为BGA区的VIA在GND层所造成的状况
THERMAL GND信号在GND层的导通状态。
ANTI VCC信号在GND层的隔开状态。
因BGA的信号有规则性的引线、打VIA，使得接地的导通较充足。

<IMG src="">

F_5 为BGA区的Placement及走线建议图

以上所做的BGA走线建议，其作用在于：
1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA内部的VCC、GND会因此而有较佳的导通性。
3. BGA中心的十字划分线可用于；当BGA内部电源一种以上且不易于VCC层切割时，可于走线层处理（40~80MIL），至电源供应端。或BGA本身的CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。
</TD></TR></TABLE>
+3 RD币

		自动登录	找回密码
密码			注册

[讨论] 请教BGA IC布线技巧

我把图片转过来

ddddd