请教: LDO的EN脚的处理

3homer

请教: LDO的EN脚的处理[52RD.com]
[52RD.com]
有的LDO会有EN或者CE脚,就是使能引脚,而且一般都是Active:High, 所以一般来说都是和输入Vin连接, 但是我看到有的设计是通过100K-Ohm来接地,这样的设计合理么?

3homer

请问,如果是High有效,那么可以直接仅接100K-OHM到地么,不考虑别的因素

fylz

接100K 电阻到地，和直接接地，看起来是一样，其实对于输入管脚的输入阻抗较低的器件来说大不一样，能有效防止倒灌的电流。[br]<p align=right><font color=red>+3 RD币</font></p>

juniper

要考虑瞬态响应,当控制EN的端口输出不为低时,不同阻值对应的电压曲线是不同的,阻值过大会使下拉驱动力减小从而可能会在LDO输出端造成不稳定的电压输出,这个是我们不愿看到的.所以应当选择合适的下拉电阻阻值.

<DIV class=quote><B>以下是引用<I>3homer</I>在2006-10-20 13:50:00的发言：</B>
请问,如果是High有效,那么可以直接仅接100K-OHM到地么,不考虑别的因素</DIV>

[br]<p align=right><font color=red>+3 RD币</font></p>

aquasnake

经验值：我一般上拉10K，下拉47K

在需要省电的逻辑/CPLD回路中，下拉加大为100K，上拉阻值不可过大，否则高电平会降低，对于一些判决门限较苛刻的输入口有影响

GPIO口出来的双向口严禁直接上接VDD或下拉到地，单输入口可以直接接VDD或GND。在GPIO控制LDO EN的时候，LDO EN PIN需要接一个100K电阻下拉到地，因为某些时候手机关机时候ARM未上电，GPIO相当于高阻态，下拉100K便于初始态关断，否则关机静态电流会加大

程序控制LDO EN，必须加下拉电阻稳定初值电平，此下拉应&gt;=47K[br]<p align=right><font color=red>+3 RD币</font></p>

will_zheng

EN脚加下拉应该是防止EN脚上有干扰（瞬时高电平）造成对LDO的误操作，只要能保持EN脚在LDO不用时为低电平，那下拉电阻的目的就达到了，具体阻值10K～100K都有，看具体情况，电阻越小下拉能力越强，但LDO工作时会消耗一定的电流，电阻越大消耗电流会减小但下拉能力也减小了。[br]<p align=right><font color=red>+3 RD币</font></p>

stillever

<DIV class=quote><B>以下是引用<I>wostang</I>在2006-10-20 12:00:00的发言：</B>
一般来说EN脚是使能脚，一般为高时LDO工作，所以一般是会在EN脚上加个100K下拉电阻，以保证能迅速关闭LDO，而且一般EN叫也不一定接VIN，要看用途，比如说CAMERA上，当不用CAMERA使需要关闭LDO，以便节约耗电，如果此时EN叫接VIN，LDO就会在使用中，导致耗电过高。所以还是要看具体的用法！

<P align=right><FONT color=red>+3 RD币</FONT></P></DIV>


为什么有下拉电阻就能迅速关闭LDO？
非常感谢

追风剑

首先能保证
在前端EN电平输出高组态的时候
由于下拉接地而可靠关闭LDO

再次就是需要在关断LDO的时候
前端EN电平输出由高变为低
由于下拉能够迅速关断LDO[br]<p align=right><font color=red>+3 RD币</font></p>