搜索
查看: 305|回复: 0

【转帖】电阻串理论

[复制链接]

签到天数: 87 天

[LV.6]常住居民II

发表于 2018-5-9 14:16:43 | 显示全部楼层 |阅读模式
电阻串 DAC 有时被称为 Kelvin 分压器或 Kelvin-Varley 分压器(以其发明者命名),是用于 DAC 设计最直接的方法之一。最简单的电阻串 DAC 只是一系列相同尺寸的电阻器和每个电阻器之间的接点。适当的接点可根据应用于 DAC 的数字代码切换至输出缓冲器。这种有限开关活动可产生极低的干扰能量。在理想情况下,每个电阻器都会针对等于 1 LSB 的参考电压产生压降。下图是该架构的简单说明。

随着电阻串 DAC 中分辨率的提高,设计所需的电阻器数量也在呈指数级增长。一个 n 位电阻串 DAC 需要 2n 个电阻器,因此高分辨率电阻串 DAC 通常需要大型 IC 封装。这就意味着 16 位 DAC 需要 65,536 个电阻器,18 位需要 262,144 个,而 20 位则需要 1,048,576 个电阻器!级联分段技术有时可用来减少所需的电阻器数量,但对于我们的用途而言,我们将不考虑分段技术,因为即使实施了分段,架构趋势在应用层面也更倾向于实用。

每个电阻器值的精确度可直接决定线性度。如果电阻串中任何一个电阻器的值不合适,我们就会在代码转换时发现相对于该电阻器的不良微分非线性度 (DNL)。此外,所有后续代码的积分非线性度 (INL) 也会因为不匹配而产生失调。由于典型电阻串 DAC 设计中的电阻器数量庞大,我们不可能对每个电阻器都进行调整,因此只能接受一定程度上的 DNL 误差。然而,仍然必须维持良好的 INL 性能,因此可经常对各组电阻器实施区域化调整,以避免调整每个电阻器,其在以下 INL 图中呈“阶梯”状。

电阻串 DAC 的一个额外优势是:从参考输入看,除了在瞬间代码转换阶段外,输入阻抗都可保持恒定。其它数据转换器架构(尤其是 SAR ADC)具有动态加载条件,需要一个参考缓冲器,而电阻串 DAC 就没这个必要。然而一般来说,应该对任何参考进行缓冲,尤其是在输入/输出随高频率变化时。还需要重点关注的是参考等效输入阻抗通常都非常高,可使大多数电阻串 DAC 具有极高的电源效率。

电阻串 DAC 设计最终、最微妙的元件是位于串电阻器及接点之前的分压器。该电阻器电阻等于串中其余电阻器的等效阻抗,能有效将参考输入减半。这样做的目的是降低输出缓冲器的共模输入要求,并在实现良好性能的同时帮助保持低成本。为了对此进行补偿,输出缓冲器一般采取 2 倍的非反相增益,尽管有时反馈电阻器通过数字控制实现不同增益。

电阻串 DAC 需要记住的几个特性:
简化设计,实现低成本;
低干扰能量;
固有的单调性;
低功耗。

电阻串 DAC 通常可在便携式电池供电应用中找到用武之地,充分发挥其低功耗优势。此外,电阻串 DAC 还适用于可充分利用其固有单调特性的闭环控制系统等应用,以及各种低成本应用,在该应用中 DAC 只为系统提供一些校准特性,而不会像我们在其它 DAC 应用中可能看到的那样,担任“主角”。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

手机APP| 小黑屋|Archiver|52RD我爱研发网 ( 沪ICP备11014270号-1

GMT+8, 2018-5-27 03:54 , Processed in 1.228626 second(s), 31 queries , Gzip On.

Powered by Discuz! X3

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表