PSK调制解调

ywj820214

不知道有谁做过70M的PSK调制解调，能给点建议我吗？
[em01]

shawn_518

<P>不知道你采用哪种还是几种PSK调制方式，一般有数字和模拟两种方法实现。</P>[br]<p align=right><font color=red>+1 RD币</font></p>

ywj820214

频点和带宽都比较高,用的是模拟的科斯塔斯环路,刚刚调出来,是BPSK.我其实挺想做一个数字的,可是没有这一方面的经验.请问你有做过数字的吗,能交流交流吗[br]<p align=right><font color=red>+1 RD币</font></p>

woshi622

杨伟俊 你2月14号生的?

thetiming

我現在本身也是在做QPSK調變
現在遇到raise cosine filter 的部份不知道如何去實現
不曉得你有沒有同樣的問題

shawn_518

用信号映射和DDS来实现数字调制[br]<p align=right><font color=red>+1 RD币</font></p>

xcs263085235

我建议你看一下下面这本书:基于FPGA的数字通信系统的建模和设计[br]<p align=right><font color=red>+1 RD币</font></p>

www8190

建议看看杨小牛的《软件无线电的设计与实现》（可能书名不一定正确，但作者不会错，内容也是讲各种调制解调的FPGA的算法和实现，非常详细）

QIAOZHANG

能不能交流下,我的邮箱是:xiehaixia781209@163.com QQ:86725673
本文来自：我爱研发网(52RD.com) 详细出处：http://www.52rd.com/bbs/dispbbs.asp?boardid=95&id=78223&star=1#288015

magicsetmao

大侠帮忙改改！
module dds(freq_con,clk,reset,sin,en,i,q);
    input [15:0] freq_con;
    input en;
    input clk;
    input reset;
    input i,q;           
    output [7:0] sin;

reg [19:0] add_a;
reg [19:0] add_b;
reg [7:0] sin_dr;
wire [15:0] freq_con;
wire [9:0] ROM_A;
wire [7:0] sin_d;


assign sin=sin_dr;
assign ROM_A=add_b[19:10];


always@(posedge clk or posedge reset)
begin
if(reset)
add_a<=20'b00000000000000000000;
else if(en)
add_a<=freq_con;
end

  always@(posedge clk or posedge reset)
begin
if(reset)
add_b<=0;
else if(en)
  add_b<=add_a+add_b;
  end

  always@(posedge clk or posedge reset)
begin
if(reset)
sin_dr<=0;
else if(en)
    begin
         sin_dr<=sin_d;
    end
end


   always@(i or q)
     case({i,q})
   2'b00:begin add_b<=20'b00000000000000000000;end      这个出错了！why？怎么改？
   2'b01:begin add_b<=20'b00111111110000000000;end      通过改变读取的起始地址
   2'b10:begin add_b<=20'b01111111110000000000;end      想输出0、90、180、270的正弦波形
   2'b11:begin add_b<=20'b10111111110000000000;end      但出错了？
   endcase

  rom_sin rom_sin(
.addr(ROM_A),
.clk(clk),                                这个通过读取存在ROM表的1024个点产生正弦波，
.en(en),
.dout(sin_d)
);

endmodule

邮箱：xiaomao_8384@163.com