|
|
发表于 2015-10-1 22:45:39
|
显示全部楼层
传统Double sideband Modulation (DSB)
A是LO频率 B是基频频率 也就是Data的频率
如此便可得到(A+B)跟(A-B)的信号频率
但这样太浪费频谱 所以衍生Single Sideband modulation(SSB)
或是
也就是说 理论上 频谱只能出现(A+B)或(A-B)的单一Sideband信号频率
但实际频谱 不可能只有信号频率 会有以下这些产物
IM3跟IM5 就是因Tx端线性度不够 所出现的3阶跟5阶Intermodulation
IM3会影响LTE的E-UTRA 而IM5则是E-UTRA跟UTRA都会影响
所以GSM的ORFS 或WCDMA/LTE的ACLR
指的是信号两旁频谱涨起的现象 也就是所谓的频谱再生
多半是IMD3或IMD5的产物 并非载波泄漏
因此调PA的Load-pull 是无法改善载波泄漏的
至于频谱上的Carrier 才是载波泄漏
载波泄漏的生成原因 多半有两个
1. LO泄漏
2. I/Q讯号上的DC Offset
第一点 倘若Mixer的隔离度不够
那么LO的信号 会直接泄漏到频谱上
这就是LO Leakage
第二点 则是I/Q讯号上 有DC Offset
那么该DC Offset 会跟LO一同升频 产生载波泄漏
如果讯号是宽带讯号 那么你会看到这情况
因为Data是基频 频率几近于DC Offset
所以跟LO升频后 其LO Leakage几乎跟信号频率一样
而载波泄漏 会影响哪些性能呢?
Inner Loop power control
EVM
OOS (EDGE)
Inband Emission
LO Leakage
上图是Gain Setting与输出功率的关系图，
可看出当输出功率小于-30 dBm时，其Carrier Leakage的振幅，已经比讯号还大了，
这表示输出功率最小只能打到-30 dBm，
但WCDMA的Inner Loop Power Control(ILPC)，
其Step E跟Step F，动态范围是 -50 dBm ~ 24 dBm，
换言之, Carrier Leakage会缩减其动态范围, 使其ILPC Fail
另外 如下图，由前述已知，
当输出功率处于Low Power Mode时，
其Carrier Leakage的能量，会比主讯号还大，这导致SNR变差。
而EVM与SNR成反比
因此倘若有LO Leakage的存在,
很可能输出功率越小，其EVM会越差:
或是以星座图解释 DC Offset会使其星座图整个位移
这当然使EVM变差
所以EDGE里头 有一项origin offset suppression(OOS)
就是在量载波泄漏的程度多寡
而在LTE的Inband Emission规范中
也包含了载波泄漏
当然 针对载波泄漏
LTE也有个别的规范
由前述已知 有载波泄漏时
其信号振幅越小 危害越大
甚至当信号振幅低到某个程度时 其载波泄漏还可能比信号振幅更大
所以Spec中 不同的信号功率 就有不同的Spec
信号功率越小 规范越宽松
若I/Q讯号上完全没有DC Offset
理论上是不会有载波泄漏
由下图也看到 当I/Q讯号的DC Offset都为零时
其载波泄漏是最少的
但实际上不可能完全没有 多多少少一定都会有
所以必须要靠校正来抑制
由上图可知 校正完之后 改善了26dB
或许有人问 那DC Block可不可行呢?
答案是不行
由上图可知 DC Block是高通滤波器
在Mixer之前 因为Data跟DC Offset 都是低频讯号
所以DC Block会两者皆砍 我们当然不希望伤到Data
而Mixer之后 信号跟载波泄漏
都升频为高频 其DC Block也挡不住
那除了校正外 我们还有其他方式抑制吗?
有!! 答案就是你的I/Q讯号Layout
因为I/Q讯号多半采差分形式
换言之 倘若I/Q讯号上有等量的DC Offset
原则上最后会互相抵消
但倘若I/Q讯号不等长
那么DC Offset就无法互相抵消
自然就会有载波泄漏的问题
所以Layout时 特别要注意I/Q讯号的等长
还有一点 用不到的I/Q Pin脚 不要乱接地
例如Qualcomm的MDM9X35
因为I/Q讯号的Pin 在Chip中 其实都有相关联
如果你把用不到的I/Q Pin脚接地 那么GND上的直流讯号
可能会流入IC内部 然后乱窜到实际的I/Q讯号上
以至于产生载波泄漏
其他详情可参照
在此就不赘述
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
IP卡
狗仔卡
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡