关于VCO的相位噪声一些问题请教各位……

dragon1111 · 发表于 2010-1-7 10:24:29

VCO+PLL 做本振 vco是自己搭的，PLL是LMX2364 小数分频。
vco在自由振荡时的相噪10K的时候在110dBc左右。
但是加上PLL 10K时只能到90dBc 1K时只有不到70dBc…………
有几个问题想请教：

1 信道间隔是25K的话 vco 的相噪应该更关注哪里？？就是说10k 1k 或者其他地方的相噪应该以改善哪里的相噪为主呢？？
2 相位噪声有个关于VCO的输出电容的要求 vco的输出阻抗又该如何测量？
3 改善如上所说的相噪指标是不是改环路滤波器就可以呢？
4 关于相位余量应该如何确定呢？
5 关于电源纹波抑制的问题，电源的好坏应该怎么测量？用示波器可以么？现在用示波器交流测试，电源都差不多德行…………不知道这样测对不对

刚开始接触这些，大多都不是很懂，谢谢大家提供解答…………

phile · 发表于 2010-1-7 23:02:25

帮你捧个场，我的还没锁住呢[em11]

anzzyy · 发表于 2010-1-8 00:38:16

其实你的这些问题，拿SimPLL 4153，自己仿下试试，就知道怎么回事了
频综整体输出的噪声由哪些构成呢？环路带宽内和带宽外哪些占主要部分呢？(VCO噪声，参考噪声，PLL chip 噪声)
说说你的问题：
1. 信号间隔是25KHz, 那么你的环路带宽大概得在2.5K以下。理论上说，在2.5K offset以内，PLL噪声为主，很靠近载波时，参考为主；你得到的10K offset 相噪为-90dBc,说明你的带宽不够窄，PLL贡献了很大一部分噪声，你可以试着调小环路带宽，当然锁定时间得满足要求。很重要的一点，你选择PLL型号，以及PFD频率得恰当，要不然PLL噪声太高，怎么调整带宽都没用；
2. 是VCO 调谐端口电容，还是输出端口电容？输出端口需要考虑的是与PLL直接的隔离，以及VCO输出到PLL的功率要在规定范围内；
3. 参见1；
4. >45度，当然得保证在VCO灵敏度变化范围内都满足；
5. 用低ESR的电容滤波，加上LDO。

teuton · 发表于 2010-1-8 09:46:46

精彩内容，不能不顶！
顺问3楼：相位裕量如何调整。

dragon1111 · 发表于 2010-1-8 10:07:59

非常感谢3楼，
我用simPLL算过了，我的LPF带宽在2K左右。再就是3阶无源loop filter它用的电阻应该是在Kohm数量级的还是小点几百ohm（相应改变电容大小）?
但是就是相噪很差，所以有些怀疑是电源的问题，又不知道怎么测电源的好坏，电容的ESR大小还真没有关注，用的就是普通的村田LM15、LM18系列。电源芯片是LDO的——TPS79945.它写的参数很好： PSRR 1k时是66dB。就是不知道实际中怎么样

你说的PFD频率这个应该是小点好还是大点好，现在我是用的是3M，相噪好像跟分频比N有关系，N越大相噪越大 20Log（N）
不知道理解的对不对所以就想把弄小点，PFD就大点。一般来说PFD多少合适？

“输出端口需要考虑的是与PLL直接的隔离” 应该如何理解…………

谢谢

anzzyy · 发表于 2010-1-8 14:52:04

回4楼：调整环环路带宽，和PFD频率，步进，VCO灵敏度也有关系。
回5楼：
a)你用3M的PFD，在Frac模式，LMX2364低噪是208dBc/Hz，因为不知道你的VCO频率，假设为1GHz, 那么带内噪声为：-92.7dBc/Hz。所以你应该调高PFD频率，当然得保证你还能得到25KHz的步进。
b) 关于Loop Filter的电阻，理论上是阻值越小，噪声越小，但是得保证调整阻止的同时调整电容值，保证Phase Margin >45度。实际上调整电阻并不会太明显改善噪声，这个可以参见NS的技术文档，很长的描述.
c) 电源你可以直接用E5052的电源啊，或者接模拟电源，或者用电池最好了。
d) “输出端口需要考虑的是与PLL直接的隔离” 应该如何理解…………
VCO的输出端口需要和PLL 的RF in 匹配，到50Ohm，另外得互相隔离，防止干扰。还有 PLL RF in 的功率是有要求的，你得留些余量，考虑高低温等等。

Lyle · 发表于 2010-1-8 15:30:59

楼上的大侠们，你们是做什么产品的啊，很专业，帮忙顶一下。[em02]

dragon1111 · 发表于 2010-1-8 16:40:06

再次感谢anzzyy
我的VCO振在840M左右，自己算的Pll带内噪声大概是-94dBc/Hz。但是实际测得完全不是那回事，
840M锁定时1K 75 10K  90
自由振荡时10k相噪107dBc/Hz，1k没有量。
我换过了环路滤波器带宽，果然是带宽改为30k左右时临道的ACPR指标完全不合格…………
尽管 1k 10k的相噪都在85dBc左右。我还一直以为带宽大了相噪好点…………
现在又是回到原点，因为EVM、ACPR都不是很好，现在能想到的就是改善VCO的相噪了…………
可惜最好也只是1K 75 10K  90多。又不知道怎么才能改善了…………

anzzyy · 发表于 2010-1-8 16:50:07

错了呀，1k 的时候明显是要该环路滤波器带宽啊，10K 也是一样的，瓶颈在PLL，你把PFD调高些，另外带宽再调窄点

anzzyy · 发表于 2010-1-8 16:52:26

EVM ,ACLR不是单靠1K,10KHz两点决定的，是有RMS/Integrate Phase Noise 决定的，你带宽调大，肯定变差的呀

duchuangang · 发表于 2010-1-11 16:18:13

楼主是做什么系统的，如果是数传电台的话对相位噪声要求高些， VCO的噪声在10K处有-107dBc是可以的。

这样看来你得把你的环路滤波器调整，再把给VCO的电源滤波电容加大。

dragon1111 · 发表于 2010-1-13 09:52:57

回复11楼：
做的是TETRA 。
正在实验改环路滤波器，电源上加滤波好像没有什么明显效果

axlylee · 发表于 2010-1-14 21:37:59

最好先把电源改善后再调试环路滤波,可以选用国半的LP3878-ADJ,这个是我目前在用的，楼主可以试下。

xiaoshao · 发表于 2010-1-17 02:51:35

补充一点吧，呵呵，相位噪声其实是影响的是邻道和隔道的CNR，所以你需要问你的系统工程师，工程上使用的是要找到offset点，这个应该是一个几何平均值，就是上下偏离12.5k（邻道），并找到邻道倒易混频的相位噪声要求。这就决定了你PLL的offset处相位噪声的大小。并且测量时候，你用PSA的话，注意你的RBW，一般来说你越靠近载波，你的测量值越不可靠。因为器件的1/f噪声非常的不稳定（也包括你的电源噪声）。一般看来，你的噪声应该在你的PLL的1/f2区域，所以PLL芯片，你最好是N比较低好些，这样就需要较大的参考源，一般LPF的带宽你限定在参考源频率的十分之一，才满足远小于的标准。这也涉及到你的切换速率。
锁相环调试很复杂，呵呵，不是一两句能说清的。如果是现成芯片的话，建议你使用对方的模拟软件。另外要特别注意你参考源的波形对称性问题，还有是输出和输入的隔离问题。

dragon1111 · 发表于 2010-1-18 11:41:12

回复14楼：
看来我是要好好再仔细学习一下VCO和PLL了，基本都不会。
想问一下：什么是CNR？
输出和输入的隔离是指vco的charge pump输入和反馈回PLL的隔离吗还是指输出到混频器跟反馈到PLL的信号之间的隔离？

现在VCO的问题出现在不发射的时候相噪还可以
但是一旦功放打开发射信号的话相噪会恶化10dBc…………于是临道的ACP指标就不合格了…………
换用其他板子同样的VCO给发射部分加本振信号发射指标就可以通过。
这是因为什么问题？发射时大功率信号对VCO的干扰吗？应该如何解决？

		自动登录	找回密码
密码			注册

[讨论] 关于VCO的相位噪声一些问题请教各位……