PA底噪过大导致PVTfail，请教高手

dsxdeng

我正在做的这个项目用RF7168PA，MTK6235平台+MT6139，但出现一个问题，就是PVT的底噪过大，导致DCS频段在低功率等级时PVTfail。怀疑是与PA 的打开时序有关，问了FAE，需要修改RF头文件，不知道各位有没有过这方面的经验？需要修改哪些地方？

dsxdeng

怎么上传不了图片？

dsxdeng

传不了图片，怎么搞的

qizhilong

就按照fae说的改
将QB_PT1改为60
将QDATA_PT1改成接收状态

icecraft

试试调PA和TC之间的match电路。

dsxdeng

就是512，698，885所有的信道在低功率等级，比如15到7之间都会在上升沿的时候，底噪过大，下降沿没问题。

xidian123

不是底噪大，应该是时序问题，要改rf.h文件，有可能也要改DC_offset的值。。。。你看是哪家代理负责你们家的，你找他们的FAE。。FAE搞不定会去请教原厂的。。[em01]

dsxdeng

<img src="attachments/dvbbs/2009-9/20099241129773499.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />
上传图片，大家看看截取图，这是在15功率等级时fail，其实在DCS所有的信道都会fail，从7功率等级到15功率等级都fail。其他指标没问题，但发觉在DCS低功率等级时相位误差也会变差，这个与以前我做的一般都是高功率等级时相位误差变差相反。
需不需要改TC到PA之间的match 啊？？

dsxdeng

昨天尝试过改DC—offset的值，但是只有一点变动，而且都是朝恶化方面变动。变化不大。

xidian123

跟Match没关系。。改时序吧。。时序的问题。。。[em02]

xidian123

你比较一下你们的rf.h和下面这段


/*MT6139E*/ #define  QB_PT2B                     335 // RFVCO power on
/*MT6139E*/ #define  QB_PT1                      18  // Band select
/*MT6139E*/ #define  QB_PT2                      2   // or 6,PA Enable
/*MT6139E*/ #define  QB_PT3                      25  // BPI off
/*MT6139E*/ #if IS_CHIP_MT6225_AND_LATTER_VERSION || IS_EDGE_CHIP_MT6229_AND_LATTER_VERSION
/*MT6139E*/ #define  QB_APCON                    17
/*MT6139E*/ #define  QB_APCMID                   22
/*MT6139E*/ #define  QB_APCOFF                   9
/*MT6139E*/ #else
/*MT6139E*/ #define  QB_APCON                    21
/*MT6139E*/ #define  QB_APCMID                   26
/*MT6139E*/ #define  QB_APCOFF                   5
/*MT6139E*/ #endif
/*MT6139E*/ #define  QB_APCDACON                 99

lcYFL13

改时序行不?

dsxdeng

我的rf.h是这样的：
*MT6139E*/ #if IS_CHIP_MT6225_AND_LATTER_VERSION || IS_EDGE_CHIP_MT6229_AND_LATTER_VERSION
/*MT6139E*/ /*MT6225~*/ #define  QB_RX_FENA_2_FSYNC          48   /* this value shall be 4N+0 */
/*MT6139E*/ /*MT6225~*/ #define  QB_RX_FSYNC_2_FENA          0
/*MT6139E*/ /*MT6225~*/ #define  QB_TX_FENA_2_FSYNC          152  /* this value shall be 4N+0 */
/*MT6139E*/ /*MT6225~*/ #define  QB_TX_FSYNC_2_FENA          30
/*MT6139E*/ /*MT6225~*/ /* #define  QB_TX_FSYNC_2_FENA          20  /* SKY77518
/*MT6139E*/ #elif  IS_CHIP_MT6218_AND_LATTER_VERSION
/*MT6139E*/ /*MT6218~*/ #define  QB_RX_FENA_2_FSYNC          40   /* this value shall be 4N+0 */
/*MT6139E*/ /*MT6218~*/ #define  QB_RX_FSYNC_2_FENA          0
/*MT6139E*/ /*MT6218~*/ #define  QB_TX_FENA_2_FSYNC          152  /* this value shall be 4N+0 */
/*MT6139E*/ /*MT6218~*/ #define  QB_TX_FSYNC_2_FENA          30
/*MT6139E*/ /*MT6218~*/ /* #define  QB_TX_FSYNC_2_FENA          20  /* SKY77518
/*MT6139E*/ #else
/*MT6139E*/ /*OTHERS*/ #define  QB_RX_FENA_2_FSYNC           35   /* this value shall be 4N+3 */
/*MT6139E*/ /*OTHERS*/ #define  QB_RX_FSYNC_2_FENA           0
/*MT6139E*/ /*OTHERS*/ #define  QB_TX_FENA_2_FSYNC           149  /* this value shall be 4N+1 */
/*MT6139E*/ /*OTHERS*/ #define  QB_TX_FSYNC_2_FENA           30
/*MT6139E*/ /*OTHERS*/ /* #define  QB_TX_FSYNC_2_FENA          20  /* SKY77518
/*MT6139E*/ #endif
/*MT6139E*/                                           /*           |--(N:SR3 data number)                     */
/*MT6139E*/ #define  QB_SR1                      217  /* Let the 6*N + 4(QB) distance exist between SR1 & SR3 */
/*MT6139E*/ #define  QB_SR2                      70
/*MT6139E*/ #define  QB_SR2M                     44
/*MT6139E*/ #define  QB_SR3                      0
/*MT6139E*/ #define  QB_PR1                      248
/*MT6139E*/ #define  QB_PR2                      30
/*MT6139E*/ #define  QB_PR3                      6
/*MT6139E*/ #define  QB_ST1                      304
/*MT6139E*/ #define  QB_ST2                      140
/*MT6139E*/ #define  QB_ST3                      23
/*MT6139E*/ /* #define  QB_ST3                   35 /* SKY77518
/*MT6139E*/ #define  QB_PT2B                     335
#if defined(ZTE_RF_MT6139_WAP_A)
/*RF PVT指标修改*/
/*MT6139E*/ #define  QB_PT1                      12
/*MT6139E*/ #define  QB_PT2                      2
#elif defined(ZTE_RF_MT6139_WAP_C)
/*MT6139E*/ #define  QB_PT1                      6
/*MT6139E*/ #define  QB_PT2                      2
#elif defined(ZTE_RF_MT6139_RF7168)
/*MT6139E*/ #define  QB_PT1                      12
/*MT6139E*/ #define  QB_PT2                      2
#else
/*MT6139E*/ #define  QB_PT1                      18
/*MT6139E*/ /* #define  QB_PT1                   6 /* SKY77518
/*MT6139E*/ #define  QB_PT2                      6 // SKY77518 does not use this event.
#endif
/*MT6139E*/ #define  QB_PT3                      25
/*MT6139E*/ #if IS_CHIP_MT6225_AND_LATTER_VERSION || IS_EDGE_CHIP_MT6229_AND_LATTER_VERSION
/*MT6139E*/ #define  QB_APCON                    17
/*MT6139E*/ #define  QB_APCMID                   22
/*MT6139E*/ #define  QB_APCOFF                   9
/*MT6139E*/ #else
/*MT6139E*/ #define  QB_APCON                    21
/*MT6139E*/ #define  QB_APCMID                   26
/*MT6139E*/ #define  QB_APCOFF                   5
/*MT6139E*/ #endif
/*MT6139E*/ #define  QB_APCDACON                 99

truefeelings

我觉得有两种可能。一：IQ信号来的过早，PA又没有关掉，使这个信号通过了PA。
                           二：低噪本来有些大，PA此时又处于放大状态把低噪放大~！
建议测试DCS发射时的RAMP电压，看看上升沿前的电压是否正常（可以跟正常的机子比较一下）；测试IO信号相对于SWITCH的时序·！看是否正常~！

xidian123

楼主，你的DC_Offset值是多少？Meta上的。

dsxdeng

以下是引用xidian123在2009-9-24 14:56:53的发言：
楼主，你的DC_Offset值是多少？Meta上的。

DC—offset设置值是125，尝试过改变这个值，但是作用不大。

dsxdeng

以下是引用xidian123在2009-9-24 14:56:53的发言：
楼主，你的DC_Offset值是多少？Meta上的。

值是125，尝试过改变，但是变化不大。

dsxdeng

meta 上的DC-offset的值是125，尝试过改变，但是作用不大。

xidian123

哦，这个值一般在100~120之间。没发射前，要让Ramp电压在260mV左右。。这时候TxM的隔离度最好。
你抓一下控制信号的波形吧，肯定是时序的问题。。不行的话找原厂。。楼主在上海吗？原厂FAE忙的要死。。[em02]

dsxdeng

问题已经解决，就是修改rf。h里的参数。但是余量不大，还是上升沿底噪比较大，低功率时最小的只有5DB左右的余量。但比原来好多了。
MTK的人说没办法再降低了。与PA集成了ASM有关。