关于锁相环的问题,是毕业设计,搞不出来就完了

watson_1986 · 发表于 2009-3-19 23:22:07

选用的锁相环为:MC145156-2(串口)
分频比(RA2,RA1,RA0=101)=>1000分频
fin参考频率为(晶振为10MHz)=10MHz/1000=10KHz

比较器选用LM358,9伏供电,一端接地,R1=220,R2=510(不知道环路滤波器稳不稳定?)
电容为1UF

VCO:选用MC1648,LC(其中C为80PF,L是柒保线绕成的,共10圈,直径相铅笔一样)选频,二个变容二极管(MV209),

分频为32/33,因为MC145156最大输入频率为15MHZ,所以要高频率要先分频.

毕业设计的内容要产生20MHZ~30MHZ的信号,要可调,

现在出现的问题是失锁,有时定在15.857MHZ左右,...MV209那端的压控电压为0.27伏....
[em03][em03]

watson_1986 · 发表于 2009-3-19 23:26:12

#include "zlg7289.h"
sbit P1_0=P1^0;
sbit P1_1=P1^1;
sbit P3_3=P3^3;
sbit P3_7=P3^7;

sbit PLL_EN = P2^0;
sbit PLL_DATA = P2^1;
sbit PLL_CLK = P2^2;
volatile unsigned char Key = 0xFF;//0xff表示未按下键
//unsigned long command;
/***************************************
*ZLG7289按键中断
*
****************************************/
void INT0_SVC() interrupt 19
{
Key = ZLG7289_Key();
}
void Send_PLL_WORD(unsigned long cmd)
{
unsigned char i,j;
unsigned char counter=0;
PLL_EN=0;
PLL_CLK=0;

for(i=0;i<19;i++)
{
PLL_CLK = 0;
PLL_DATA=(bit)((cmd&0x40000)>>18);
counter++;
cmd=cmd<<1;
for(j=0;j<1;j++)
{;}
PLL_CLK = 1;
for(j=0;j<1;j++)
{;}
}
PLL_EN=1;
PLL_CLK=0;

for(j=0;j<2;j++)
{;}

PLL_EN = 0;
}

void main(void)
{
// Key=ZLG7289_Key();
// unsigned char a;
unsigned long command=0;
PLL_EN=0;
PLL_CLK=0;
PLL_DATA=0;

//ZLG7289_Init(4);
P2=0x00;
//ZLG7289_Reset();
command=6788;
Send_PLL_WORD(command);
while(1);
/* for (;;)
{
if ( ZLG7289_pinINT == 0 ) //有键按下
{

a = ZLG7289_Key();
if(a==0x00){P2=0x01;}
if(a==0x01){P2=0xff;}
if(a==0x02){P2=0x04;}
if(a==0x03){P2=0x08;}
if(a==0x04){P2=0x10;}

while ( !ZLG7289_pinINT );
}

}
*/
}

其中command是控制字,想产生多少频率就改一下command[em03]

maofuqiang · 发表于 2009-3-20 15:15:04

你没有讲明白，最好把你的电路图发出来，让大家帮你看看，特别是环路这块
一般PLL出问题，一个是控制字写错，第二个是环路带宽选错

watson_1986 · 发表于 2009-3-20 17:36:27

图片弄不上来,只能放在附件里,希望大侠能帮我[upload=jpg]UploadFile/2009-3/09320@52RD_http_imgload.jpg[/upload]
[br]<p align=right><font color=red>+3 RD币</font></p>

watson_1986 · 发表于 2009-3-20 23:57:22

而且锁相环的参考晶振的osc out没有信号,[em03]

qiusihai · 发表于 2009-3-21 07:25:11

参考晶振得选用有源晶振；
20MHz~30MHz的直接用DDS就可以出来了阿。
何必用PLL呢？

ws5262 · 发表于 2009-3-21 10:27:17

[em10]毕业设计的题目是DDS+PLL的信号发生器,我也不想用锁相环,可是没办法

watson_1986 · 发表于 2009-3-21 12:55:57

经常环路参数调整,有信频率可以锁定了,只是有些频差,如:设置24MHz,输出实际情况为24.037MHz,....[em13]

watson_1986 · 发表于 2009-3-21 12:56:30

有时候还失锁[em11]

yulu2007 · 发表于 2009-3-21 22:48:40

学习中。关注

hama · 发表于 2009-3-22 10:58:43

电压为0.27V应该是低端阻死了

watson_1986 · 发表于 2009-3-22 14:43:19

不知道如何设置环路参数,请大家帮我算一下:

我选用的变容二极管是MV209,如上图所示.是两个MV209,

LM358N,所供电源是9V电压,

L电感大概是1uH左右,LC中的电容是(普通电容 22PF +变容二极管时电容值)

现在想产生20MHz-24MHz的信号,

晶振为无源晶振10MHz,(RA2,RA1,RA0=101)即分频比为1000,所以参考频率为10MHz/1000=10KHz....

Nmax=2400
Nmin=2000

鉴相器选用的电容为电解电容10uF

R1,R2不知道是多少?

以前试过R1=23,R2=50完全不能锁住;
当R1=3.3K,R2=18K时,可以在19MHz 和20MHz锁住,但是上电一会,只能锁住一会儿,过几十秒后,又右锁了....

希望大侠们能给予帮助,小弟现在这里谢过了

[em03]

watson_1986 · 发表于 2009-3-22 14:48:38

MV209的数据手册

【文件名】:09322@52RD_MV209.pdf
【格　式】:pdf
【大　小】:149K
【简　介】:
【目　录】:

[em14]

watson_1986 · 发表于 2009-3-23 08:22:53

没人吗[em03]

0739zzx · 发表于 2009-3-23 19:00:08

电路图看不清楚，你把电路图发到我的邮箱里，哦，对了，你用什么软件画的图？
我用的是Cadence,你是不是用的是Protel画的呀？先发到我的邮箱
0739zzx@163.com

watson_1986 · 发表于 2009-3-23 21:15:58

我已经发你邮箱了,我用的protel99se,先谢谢前辈了![em14]

watson_1986 · 发表于 2009-3-24 12:47:54

[upload=jpg]UploadFile/2009-3/09324@52RD_PLL.JPG[/upload]

walterMan · 发表于 2009-3-25 16:10:34

首先要明白锁相环的基本电路：
１.VCO
2. LF ( 环路滤波器）
3. PD/PF (鉴频，鉴相）器，
个人建议还是找本锁相环的书好好看看。

在明确整个ＰＬＬ工作时，首先确认，
(1) ＶＣＯ是否起振，ＶＣＯ的压控振荡系数是多少，这是可以测量的，一般加一直流电压在压控端，
0.5v 一个step 去测量。
(2) 参考频率输入，目前看来你的参考频率输入也没有起振。需要先解决。
(3) 计算整个环路分频比。
(4) 设计环路滤波器，主要是环路带宽。这里面也有学问，可以参考一些书上面的设计。

watson_1986 · 发表于 2009-3-25 17:51:46

弄好了,谢谢您的指导,[em01]

		自动登录	找回密码
密码			注册

[讨论] 关于锁相环的问题,是毕业设计,搞不出来就完了

MV209的数据手册,里面有电压与电容量的关系表

清楚的原理图

PLL design