|
|
发表于 2009-2-21 21:50:46
|
显示全部楼层
射频电路八大ADS实验
實驗一 理想微帶傳輸線特性阻抗模擬
ㄧ、原理說明
一般常見的電子電路都是以集總模式(lumped mode)來描述電路的行為，主要的假設是電路的工作波長遠大於實際電路尺度的大小，在頻率很低時可以得到相當正確的近似。然而電路工作頻率變高時，也就是說工作波長與實際電路尺度大小差不多時，以集總模式來描述電路的行為其誤差相當大，因此必須以分散式模式(distributed mode )來考慮電路的行為，分散式模式的做法是將電路分成很小的片段，每一小片段可用電阻、電容及電感代表小片段的電路的行為，將每一小片段整合起來即為整個電路的行為。圖1.1為傳輸線的等效電路圖，根據此圖可列出電壓在x+Dx與x處的電壓差方程式，配合
RLCG元件可得出公式(1-1)，同理可得出電流方程式(1-2)。
兩邊同時除以Dx，可得公式(1-3)及(1-4)
兩邊對x微分，得公式(1-5)及(1-6)
將公式(1-4)及(1-6)代入公式(1-5)，得
以極座標向量(phasor notation)表示電壓電流
可得到頻率領域的表示式
式中之a為衰減常數(attenuation constant)而b為相位常數(phase constant)，而
傳輸線的特性阻抗，Zo，定義為
對於無損失之傳輸線R=G=0，所以g=jb=jw(LC)1/2，傳輸線的特性阻抗(characteristic impedance)及傳輸延遲時間(propagation delay)
參考圖1.2為具有負載端之傳輸線反射率
負載端的反射係數(reflection
coefficience)，GL
沿著為
若負載端接上ZL的負載，則負載端的反射係數GL及傳輸線路的徑阻抗Z(x)為
輸入端的阻抗Zin為
對於無損失之傳輸線輸入端的阻抗Zin為傳輸線長度、訊號頻率、終端負載及傳輸線特性阻抗的函數。
對於圖1.3結構之微帶傳輸線(microstrip line)的特性阻抗及傳輸時間的近似值如下式，當0.1<w/h<2和1<er<15下式較正確。
而圖1.4結構之條狀傳輸線(stripline)的特性阻抗及傳輸時間的近似值
二、ADS模擬步驟
1. 從Window XP 工具列中開始程式集Advanced Design System 2005AADS ToolsLineCalc開啟視窗。
設定【Substrate Parameters】Er=4.45, H=0.7mm,T=0.05mm, 【Component Parameters】Freq=1GHz, 【Electrical】Zo=50Ohm, E_Eff=90deg (1/4波長) 按下【Synthesize】圖示，獲得【Physical】W=1.28mm, L=41.3mm，如下圖所示
三、微帶傳輸線特性阻抗製作與量測
假設要製作50W之微帶傳輸線特性阻抗，其步驟如下：
1. 首先印刷電路板的參數，以游標尺量印刷電路板的厚度參數，像印刷電路板的厚度(兩面銅箔蝕刻後量的厚度)及金屬銅箔的厚度(兩面板銅箔蝕刻前後各量一次厚度，然後金屬銅箔的厚度=[蝕刻前板厚 - 蝕刻後板厚] / 2)。
2. 參照實驗二的步驟決定印刷電路板的介電係數er=4.45(本範例使用之FR4-0.8mm印刷電路板的介電係數)。
3. 將Zo=50W，h=0.7mm(本範例使用之FR4-0.8mm印刷電路板的厚度)及t=0.05mm(本範例使用之FR4-0.8mm印刷電路板金屬銅箔的厚度)代入下式計算線寬w約為1.24 mm。
除了用上面公式外，亦可以ADS軟體模擬50W線寬w，本範例使用50W線寬w為1.28mm。
4. 然後以protel PCB軟體繪製TOP layer線寬為1.28 mm及長度3cm的一條佈線，Bottom layer為整面的接地面，如下所示：
5. 將洗完之印刷電路板裁成適當大小，焊接上50W之SMA接頭，完成之實體圖如下圖所示。
6. 在以時域反射儀( Agilent 54753A, TDR )測量其傳輸線的特性阻抗，如下圖為測量之接法。
7. 從反射圖(如下圖為實測之波形)即可得知傳輸線的特性阻抗為51.5W。 |
|
IP卡
狗仔卡
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡