什么是假时钟（False Clocking)?

yxliqf

以下是常常能够搜索到的一个定义。

假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

各位大虾能否详细解释一下这个定义。如何叫做无意识的改变了状态？能否举一个具体的例子解释一番，或者给一些参考资料。

多谢！

reflecter

这定义还涉及“心理学”，属于“交叉学科”了，哈哈，不懂得

llzheng

时钟周期等均符合设计要求，但由于没有能够有效地控制过冲，从而导致逻辑出错。

yxliqf

我想知道的是：为什么过冲会被当作假时钟？是不是时钟在锁相的时候是不是主要从沿触发的角度来看的。而这个沿不参考电平的么？

我们仿真的时候时钟的电平总是参考1.5V的。