请教关于接口的一个问题

xi0609

各位高人：小弟最近几天调板子，FPGA＋外围接口电路，外围接口电路为MAX9164(差分芯片)＋变压器线圈＋保护电路。收发变差分。即TRD->MAX9164->差分信号－>变压器－>信号出保护电路－>环回－>信号入保护电路－>变压器－>差分信号－>MAX9164->RXD。
当我在FPGA内部将固定的值在时隙发送时，在接口处环回后，测量接收信号RXD，波形整齐良好。但我一旦将FPGA内部双端口RAM中的值在时隙发送时，在接口处环回后，测量接收信号，波形特别差，出现三态状况。想请教各位大哥，到底是怎么回事啊，小弟不胜感激！