高速ADC 应用中降低电源噪声的方法

simon2000

【文件名】:08521@52RD_高速ADC 应用中降低电源噪声的方法.pdf
【格　式】:pdf
【大　小】:106K
【简　介】:数字电路通常会在其电源线路上产生噪声。如果还使用相同的电源对模拟或混合信号器
件进行供电,则此噪声可以通过它们的电源插针耦合至这些元件。从某种程度上来说,它们的
模拟或混合信号元件具有良好的电源抑制性能,这不会影响模拟或混合信号元件。  
    但是,正如数据表上所说明的那样,模拟和混合信号器件的电源抑制比 (PSRR)通常指具
有两个不同稳定直流电源电压的单个参数(例如偏移电压)的差异。此规格很少提及元件在抑
制电源上的高频噪声方面如何发挥效能。  
    有了高速 ADC,数字输出驱动器可以提供快速的边缘速率。这将导致当输出数据从逻辑
低转变为逻辑高时,ADC的输出驱动器根据输出的电容改变动态电源电流大小。因此,如果不
从 ADC 输出驱动器中对输出驱动器电源进行去耦,输出驱动器电源 VDR 上引起的噪声可能
会干扰其它模拟电路。因此,若要降低噪声,当务之急就是把输出总线电容最小化,以便以较
小的电流对该电容进行充电。第二点就是对电源进行充分地去耦处理。
【目　录】: