请教ADF4113的问题

ybmail

各位高手您们好：
ADF4113锁相时，使用ADIsimPLL2.5计算环路时出现问题：
    当锁相频率低于或等于3200MHz没问题，但高于3200MHz时，出现以下信息：
      Warning 611: Cannot achieve contiguous channels with this prescaler ratio
              1 warning,  processing complete
但是换成ADF4106后，其它参数不变，使用ADIsimPLL2.5计算环路时却没有任何问题。
请各位高手指点。谢谢！！
具体的使用情况如下：
1、使用频率3230-3250MHz，变化步进10MHz
2、鉴相频率10MHz
3、环路带宽10kHz左右
4、参考晶振10MHz
5、VCO压控灵敏度27MHz/V
6、前置分频比为32
7、参考分频比为1
8、环路模型为三阶无源
9、相位余量44-60度

ftl1015

前置分频比32怎么算的 ？？？

rf1234

Fpfd<Fvco/(p^2-p)

ftl1015

<P>楼上的你是什么意思?</P><P>我觉得有可能是鉴相频率太大</P>[br]<p align=right><font color=red>+3 RD币</font></p>

ybmail

前置分频比不用计算，是程序定义的[br]<p align=right><font color=red>+3 RD币</font></p>

ybmail

<P>ADF4113 is incompatible with PLL specifications:
   Using P=8 Prescaler exceeds max prescaler output freq. of  200MHz
   Using P=16 Prescaler exceeds max prescaler output freq. of  200MHz
   P=32 Prescaler cannot achieve contiguous channels with N = 326
   P=64 Prescaler cannot achieve contiguous channels with N = 326
   No valid prescaler option could be found</P>

pipigou555

鉴相频率并没有超出（最大可达55MHz呢）。使用连续分频比一定要注意N≥P*P-P，此值确保最小连续分频比。同时，Fvco/P有一定的适用范围，对于4113，在Vcc=5V时，鉴相输出Pout≤200MHz，3V供电仅165MHz，而4106Pout最大可达300MHz。可见，P值的选取并非随意选取。6楼的论述恰好证明了此点。