关于晶振2边的电容选择，有没有人能指教一二，谢谢！

dongguangcha

最近发现手机显示的时间有偏差，怀疑是晶振2边的电容选得太大了
有没有人处理过这一类的故障，麻烦赐教一二，详细点最好咯
再次感谢！

zzd88

怀疑是正确的,负载电容会引起时钟偏差,查晶振DATASHEET上负载电容是多少,两边小电容串联的值在加上PCB分布电容的值(3-6PF)应等于负载电容的值.

dongguangcha

要考虑芯片引脚内部的电容值吗

dongguangcha

还有PCB电容的分布值一般怎么来确定？[em10][em11]

xflovelwq

期待二楼解答

zzd88

For resonance at the correct frequency the crystal should be loaded with its specified load capacitance, which is
defined for the crystal. This is the total capacitance across the crystal viewed from its terminals.
provides some of this load with the capacitors Ctrim and Cint. The remainder
should be from the external capacitors labelled Ct1 and Ct2. Ct1 should be three times the value of Ct2 for best
noise performance. This maximises the signal swing, hence slew rate at XTAL_IN, to which all on chip clocks are
referred. Crystal load capacitance, Cl is calculated with the following equation:
Equation 8.3: Load Capacitance
CI = Cint + Ctrim /2 + Ct1 X  Ct2 / Ct1 + Ct2

Where:
Ctrim = 3.4pF nominal (Mid range setting)
Cint = 1.5pF
Note:
Cint does not include the crystal internal self capacitance, it is the driver self capacitance.

park_dong

good,thanks for you share

park_dong

good,thanks for you share

yhy2003123

请问一下，Cint和Ctrim代表什么电容，是load cpapcitance？？？谢谢

yhy2003123

再问一下，这两个电容的耐压有什么要求，需要很高吗？？谢谢

yangxiupei

首先：
1、楼主怎么确认就是负载电容大导致时间偏差，当负载电容小也可以导致时间偏差。你是否测试RTC电路晶体的频率？？频率是正偏还是负偏？？

2、实际上你采用晶体做的电路本身就不会很准：晶体有年老化系数一般为5ppm每年；晶体的频率会随着温度变化而变化（建议选取温度性能好的晶体－－晶体的选择本身又是很多东西需要了解^_^）；由于手机供电都是电池供电，是否排除电池量的变化对频偏的影响？？；单板布线是否合理是否进行审核？？

因此只是关注负载电容的计算是远远不够的。。。。。。。负载电容其实很简单：（一般我们取C1＝C2），C1*C2/C1+C2＝C1/2，其他的IC关键输入输出电容Cin，Cout，单板走线产生的杂散的电容一般为6～9pF（我测试过的FR4板材，其他如手机的软板等我没有测试过），当然布线不好的也可能达到10pF以上。这样晶体所有的负载就是C1/2＋6～9pF，一般我们要求这个电容和晶体规格的负载电容相等就可以了。如果晶体不准调节负载电容是可以调整过来，但是如果加大负载电容又可能导致新的问题－－负性阻抗不满足起振条件，导致晶体不起振等问题。一般作为民用的产品应该没有那么高的要求，我们产品只是控制一周时间偏差在1秒左右就可以了，如果需要更高的精度可能需要进一步改进电路来实现。

juniper

11楼，一周时间偏差1秒，这样的精度已经是很高了

请问你们选择的crystal精度多少，另外你们对RTC又没有进行校准

个人认为1周一秒难度相当大

zhangshun

32.768KHZ晶体的精度直接决定系统的走时精度!
如果频率+20PPM,则一天是快1.7S;一年是10.34分钟;反之则反!
至于计算方法我这有专门的详细的公式计算,供大家参考!
【文件名】:08728@52RD_RTC精度说明.rar
【格　式】:rar
【大　小】:469K
【简　介】:CL=基板配線雜散電容值+
             IC等效電容值+
             兩個接地電容值

        CL與頻率的關係(重要特性):
      實際容值比規格值越大，頻率越低
     ex. 12.5pF→20pF時,
      F:32768→32730Hz
實際容值比規格值越低，頻率越高
ex.12.5pF→  6pF時,
      F:32768→32780Hz

【目　录】:


[em08]

Gale

To 11#
一周偏差1s，就算是+/- 1s, 一共才2s的误差，不是难度非常大，是实际做得出来吗？
光零件误差，PCB 误差就不只这个数字吧。

难道是我孤陋寡闻了[em13][em13]